[发明专利]一种基于分时复用的大数据量FPGA仿真测试方法

说明书

技术领域

本发明属于可编程逻辑器件测试技术领域，涉及一种基于分时复用的大数据量FPGA仿真测试方法，尤其是涉及“分时复用”和“仿真”的一种应用于大数据量FPGA(Field Programmable Gate Array，现场可编程门阵列)的测试方法。

背景技术

随着FPGA在应用在航空、航天、武器等产品中的应用日益广泛，其测试工作也愈加重要。但由于仿真工具的限制，针对日益复杂的FPGA数据处理软件，采用常规仿真测试方法难以对大数据量处理的正确性进行测试。FPGA中的大数据量通常是指FPGA处理的数据量占用PC内存超过50％的情况。

可编程逻辑器件项目的开发流程包括：设计输入、逻辑综合、布局布线三个阶段。

设计输入：通过规范的描述方法，完成由系统设计理念到网表的转换。设计的主要形式包括VHDL语言设计、Verilog语言设计原理图或状态机设计等。

逻辑综合：逻辑综合是将硬件描述语言、原理图、状态机等设计输入翻译成由基本逻辑单元组成的逻辑网表，输出标准格式的网表文件，供可编程逻辑器件厂商的布局布线器进行实现。

布局布线：布局布线过程是将逻辑综合后的网表文件通过工具转换成能够加载到芯片中的位流文件的过程。

针对FPGA的开发过程，均有相应的测试过程与其对应。其中，涉及到仿真的测试过程与FPGA软件开发过程的对应关系如附图1所示。

发明内容

本发明的目的是为了解决大数据量FPGA仿真测试内存不足的问题，为了提高大数据量FPGA仿真测试的充分性，提供一种应用分时复用技术开展FPGA仿真测试的方法。

本发明采用的技术方案是：

一种基于分时复用的大数据量FPGA仿真测试方法，包括以下步骤：

步骤S1：减少仿真测试所使用的内存资源至仿真工具允许的容量围内；

步骤S2：根据内存资源大小将需要测试的RAM数据分为若干部分，其中每部分容量大小不得超过内存资源大小；

步骤S3：采用分时复用方式，分别对划分出的若干个RAM数据部分进行测试；

步骤S4：在分时复用时，采用动态管理内存的方法，动态计算当前仿真测试所需要的系统内存空间并对内存进行分配和释放。

如上所述一种基于分时复用的大数据量FPGA仿真测试方法，其中：所述分时复用方法，采取设置动态内存管理器或者对动态内存管理器进行建模的方法，动态管理分配计算机的内存。

如上所述一种基于分时复用的大数据量FPGA仿真测试方法，其中：利用所述动态内存管理器计算FPGA一次测试所需RAM空间的最小内存，然后动态内存管理器通过对RAM当前操作地址是否达到RAM的最大地址值的追踪来动态释放计算机内存，并在RAM高低地址之间进行动态内存的分配。

如上所述一种基于分时复用的大数据量FPGA仿真测试方法，其中：在测试前，使用硬件描述语言对片外RAM的功能行为进行行为级仿真建模，并与FPGA进行连接。

如上所述一种基于分时复用的大数据量FPGA仿真测试方法，其中：所述步骤S2中，按照RAM读写地址的高低对RAM数据平均划分为两部分；输入测试激励，先对FPGA输出的前1/2数据进行存储测试，然后对FPGA读出RAM的这部分数据进行测试；

再对FPGA输出的后1/2数据进行存储测试，然后对FPGA读出RAM的这部分数据进行测试。

如上所述一种基于分时复用的大数据量FPGA仿真测试方法，其中：对于测试得到的结果，将其以波形文件或者数据文件的形式保存在PC上，通过比对仿真结果波形文件或者数据文件是否一致判断动态内存管理器是否正确实现了对RAM高低地址空间的分时复用和对PC内存的动态分配和释放。

本发明的有益效果是：

通过分时复用的方式，对RAM数据进行验证，实现分时段实用例化器件，减少硬件例化数量，提高硬件模型使用效率，进而减少PC动态内存分配，为实现更大数据量的仿真测试提供了条件。

通过动态内存管理器管理内存分配，实现实时监控PC内存的分配和使用，进而动态实现了PC内存的管理，在有效保证PC可靠运行的基础上，实现了更大数据量的仿真测试。

通过分时复用提高模拟器件端口使用效率，减少PC系统动态内存分配，结合动态内存管理器管理内存分配，，有效保证PC的正常运行，同时进一步提高了系统的内存使用率，为更大容量数据的仿真测试提供了条件。

附图说明

图1为现有的FPGA开发与测试流程图；