[发明专利]一种SRAM型FPGA应用验证系统及应用验证方法有效
申请号: | 201210355327.1 | 申请日: | 2012-09-21 |
公开(公告)号: | CN102890234A | 公开(公告)日: | 2013-01-23 |
发明(设计)人: | 陈少磊;王文炎;张洪伟;张磊;孙明;江理东 | 申请(专利权)人: | 中国空间技术研究院 |
主分类号: | G01R31/317 | 分类号: | G01R31/317;G01R31/3181 |
代理公司: | 中国航天科技专利中心 11009 | 代理人: | 安丽 |
地址: | 100094 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 sram fpga 应用 验证 系统 方法 | ||
技术领域
本发明涉及一种SRAM型FPGA应用验证系统及应用验证方法。
背景技术
近些年来,SRAM型FPGA作为可重构的大规模集成电路器件,在卫星研制中使用得越来越多。由于卫星的工作环境特殊,例如:器件工作过程中不能拆换、空间辐射等条件,这一方面要求FPGA具备较高的可靠性,另一方面要求FPGA具备对空间环境的适应性。并且,为了确保卫星空间应用可靠性,在FPGA正式应用到航天型号任务之前,需要对FPGA开展与应用状态密切相关的功能性能的测试试验,即FPGA的应用验证。
在此之前,FPGA应用较为分散,随着FPGA应用的增多,单独开展的FPGA验证工作首先具有较多的重叠内容,造成资源浪费;第二,对FPGA的要求不同,验证多侧重某一方面,验证工作并不全面;第三,FPGA的分散验证将产生多重标准,难以形成通用的选用标准,不利于FPGA的统一控制管理。因此,为了节省资源,提高效率,提出一套全面而有效的验证方法,统一开展对FPGA的验证工作,并以此指导FPGA的应用十分必要。
发明内容
本发明的技术解决问题是:克服现有技术的不足,为SRAM型FPGA的应用验证提供了一套验证项目全面、通用性强的SRAM型FPGA应用验证系统及应用验证方法。
本发明的技术解决方案是:
一种SRAM型FPGA应用验证系统,包括PC机、单片机、控制FPGA、可控时钟单元、可控电源单元、温度数据采集单元、电压电流数据采集单元和被测FPGA配置单元;
PC机根据预设的被测FPGA配置文件,通过被测FPGA配置单元对被测FPGA芯片进行配置,PC机还发送控制指令给单片机,经过单片机转换格式之后送入控制FPGA之中,控制FPGA根据接收到的控制指令对被测FPGA芯片的工作条件进行调整,即:控制FPGA通过可控时钟单元调整被测FPGA芯片的时钟输入以及控制FPGA通过可控电源单元调整被测FPGA芯片的供电电压;所述被测FPGA芯片为SRAM型FPGA;
控制FPGA直接采集被测FPGA芯片的I/O输出信号,温度数据采集单元采集被测FPGA芯片的表面温度并且输出给控制FPGA,电压电流数据采集单元采集被测FPGA芯片的输出驱动电压、内核电压、输出驱动电流和内核电流,并且将结果输出到控制FPGA之中,控制FPGA将采集到的被测FPGA芯片的I/O输出、表面温度数据、输出驱动电压、内核电压、输出驱动电流和内核电流通过单片机发送给PC机进行显示。
所述温度数据采集单元是通过热电偶采集被测FPGA芯片的表面温度。
所述SRAM型FPGA应用验证方法包括基本功能应用验证、电源适应性应用验证、表面温度动态应用验证和动态功耗应用验证;
基本功能应用验证步骤如下:
(a)对被测FPGA芯片的内部单元设置其配置文件,并根据配置文件预估在该配置文件下的被测FPGA芯片的I/O输出;所述内部单元包括输入输出单元IOB、可编程逻辑模块CLB、时钟单元DLL和嵌入式功能模块BRAM;
(b)PC机根据步骤(a)中预设的被测FPGA配置文件,通过被测FPGA配置单元对被测FPGA芯片进行配置,之后所述SRAM型FPGA应用验证系统对被测FPGA芯片进行测试,采集被测FPGA芯片的I/O输出并送至PC机中;
(c)比较每一个配置文件下的实测的I/O输出结果和其相应的预估I/O输出,如果均相同,则表明被测FPGA芯片的基本功能正常,否则,表明被测FPGA芯片的基本功能存在问题;
电源适应性应用验证的步骤如下:
(1)在被测FPGA芯片的工作电压范围内选取内核电压Vccint和输出驱动电压Vcco,通过可控电源单元对被测FPGA芯片进行供电;
(2)PC机通过被测FPGA配置单元将被测FPGA芯片配置为计数器逻辑;
(3)保持被测FPGA芯片在运行状态下,不改变输出驱动电压Vcco的值,将内核电压Vccint每次减小0.1V,直至内核电压供电不足导致计数器输出错误;
(4)记录上一次的内核电压Vccint的电压值,即为被测FPGA芯片的最小内核工作电压;
(5)重新执行步骤(1)和(2);
(6)保持被测FPGA芯片在运行状态下,不改变输出驱动电压Vcco的值,将内核电压Vccint每次增大0.1V,直至内核电压供电过大导致计数器输出错误;
(7)记录上一次的内核电压Vccint的电压值,即为被测FPGA芯片的最大内核工作电压;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国空间技术研究院,未经中国空间技术研究院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210355327.1/2.html,转载请声明来源钻瓜专利网。
- 上一篇:利用弗雷德盐制备烧结砖技术
- 下一篇:一种高压成型的瓷泥及其制备方法