[发明专利]鳍式场效应晶体管及其形成方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种鳍式场效应晶体管及其形成方法。

背景技术

MOS晶体管通过在栅极施加电压，调节通过沟道区域的电流来产生开关信号。但当半导体技术进入30纳米以下节点时，传统的平面式MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管（Fin FET）是一种新兴的多栅器件，它一般包括具有高深宽比的半导体鳍部，覆盖部分所述鳍部的顶部和侧壁的栅极结构，并在所述鳍部中形成晶体管的沟道区和源/漏区。

图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。如图1所示，包括：半导体衬底10，所述半导体衬底10上形成有凸出的鳍部14，鳍部14一般是通过对半导体衬底10刻蚀后得到的；介质层11，覆盖所述半导体衬底10的表面以及鳍部14的侧壁的一部分；栅极结构12，横跨在所述鳍部14上，覆盖所述鳍部14的顶部和侧壁，栅极结构12包括栅介质层（图中未示出）和位于栅介质层上的栅电极（图中未示出）。

在现有技术中，通过不同的技术手段对鳍式场效应晶体管施加应力以提高载流子迁移率，从而增强整个器件的性能。然而，随着半导体工艺的发展，诸如氮化物覆盖层（Nitride-Cap）应力层，由于具有高介电常数会增加器件中的寄生电容，已经不适用于高集成度的鳍式场效应晶体管工艺。现有技术的鳍式场效应晶体管的器件性能需要进一步提升。

发明内容

本发明解决的问题是提升鳍式场效应晶体管的器件性能。

为解决上述问题，本发明提供了一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底表面具有鳍部，位于所述鳍部两侧的第一介质层，所述第一介质层的表面低于所述鳍部的顶部，位于所述鳍部上的栅极结构，所述栅极结构覆盖部分所述鳍部的顶部和侧壁，位于所述栅极结构两侧的鳍部内的源区和漏区；在所述源区和漏区表面形成接触金属层，所述接触金属层具有拉伸应力；在所述半导体衬底上形成第二介质层，所述第二介质层覆盖所述鳍部和栅极结构；在所述第二介质层内形成暴露源区的第一开口、暴露漏区的第二开口和暴露栅极结构的第三开口；在所述第一开口、第二开口和第三开口内填充满金属材料。

可选的，所述接触金属层为化学气相沉积形成的钨、铜、铝、钛或者钽。

可选的，所述接触金属层为原子层沉积形成的钨、铜、铝、钛或者钽。

可选的，所述鳍式场效应晶体管为NMOS晶体管。

可选的，在所述源区和漏区表面沉积接触金属层前，还包括以所述栅极结构为掩膜对源区和漏区两侧的第一介质层刻蚀的步骤。

可选的，刻蚀后源区和漏区两侧第一介质层厚度为栅极结构下第一介质层厚度的75%~85%。

可选的，所述鳍式场效应管为PMOS晶体管。

可选的，所述鳍式场效应管为PMOS晶体管时，所述源区和漏区为抬高的源区和抬高的漏区。

可选的，所述抬高的源区和抬高的漏区通过外延SiGe层形成。

可选的，在所述源区和漏区表面形成接触金属层后，对所述接触金属层进行硅化处理。

可选的，在所述第一开口和第二开口形成之后，对所述接触金属层进行硅化处理。

本发明还提供了一种鳍式场效应晶体管，包括：半导体衬底；位于所述半导体衬底表面的鳍部；位于所述鳍部两侧的第一介质层，所述第一介质层的表面低于所述鳍部的顶部；位于所述鳍部上的栅极结构，所述栅极结构覆盖部分所述鳍部的顶部和侧壁；位于所述栅极结构两侧的鳍部内的源区和漏区；位于所述源区和漏区表面的接触金属层，所述接触金属层具有拉伸应力。

可选的，所述接触金属层的材料为钨、铜、铝、钛或者钽。

可选的，所述鳍式场效应晶体管为NMOS晶体管，且位于所述源区和漏区两侧的第一介质层厚度为位于所述栅极结构下的第一介质层厚度的75%~85%。

可选的，所述鳍式场效应晶体管为PMOS晶体管，所述鳍式场效应晶体管的源区和漏区为抬高的源区和抬高的漏区，所述鳍式场效应管的抬高的源区和抬高的漏区材料为SiGe。

与现有技术相比，本发明具有以下优点：

本发明的实施例提供的鳍式场效应晶体管，在所述鳍式场效应晶体管的源区和漏区的表面形成接触金属层，所述接触金属层具有拉伸应力，提高了鳍式场效应管的载流子迁移速率，从而提升了鳍式场效应晶体管的驱动电流。另外，所述接触金属层可以为化学气相沉积形成的钨、铜、铝、钛或者钽，所述接触金属层也可以为原子层沉积形成的钨、铜、铝、钛或者钽，工艺简单。