[发明专利]一种韦根数据处理装置及方法

权利要求书

1.一种韦根数据处理装置，其特征在于，包括：接收器、接收缓冲器、奇偶校验器、逻辑控制器、FIFO模块、寄存器、计时器、发送缓冲器、发送器、时钟系统及用于与上位机通信的USI接口，所述接收器的输出端通过接收缓冲器与奇偶校验器的输入端连接，所述逻辑控制器的输出端通过发送缓冲器与发送器的输入端连接，所述逻辑控制器通过总线分别与接收器、奇偶校验器、FIFO模块、寄存器、USI接口、计时器及发送器连接，所述时钟系统为逻辑控制器、寄存器及计时器提供时序信号。

2.根据权利要求1所述的一种韦根数据处理装置，其特征在于，所述FIFO模块及寄存器集成在一RAM上。

3.根据权利要求2所述的一种韦根数据处理装置，其特征在于，还包括看门狗单元，所述看门狗单元通过总线与逻辑控制器连接。

4.根据权利要求3所述的一种韦根数据处理装置，其特征在于，还包括Flash单元，所述Flash单元通过总线与逻辑控制器连接。

5.一种韦根数据处理方法，其特征在于，包括：

初始化；

当检测到输入韦根数据时，对韦根数据进行接收；

将接收到的韦根数据传送到上位机；

当检测到上位机的主动通信时，作出响应。

6.根据权利要求5所述的一种韦根数据处理方法，其特征在于，当检测到输入韦根数据时，对韦根数据进行接收这一步骤，其包括：

逻辑控制器触发定时器开始计算接收超时时间；

接收器通过移位操作对韦根数据进行接收，并将韦根数据存入接收缓冲器中；

根据接收超时时间判断接收是否超时，若超时，则执行下一步骤，反之，则继续执行上一步骤；

将接收缓冲器中的韦根数据发送到奇偶校验器；

当奇偶校验器对韦根数据进行接收后，奇偶校验器对韦根数据进行奇偶校验，并将校验结果及韦根数据发送到逻辑控制器；

逻辑控制器对接收的校验结果进行判断，若判断校验结果是正确的，则逻辑控制器将韦根数据压入FIFO模块，将存储在寄存器中的FIFO模块非空状态位置位，并清空接收缓冲器，重新等待接收韦根数据；否则，则直接清空接收缓冲器，重新等待接收韦根数据。

7.根据权利要求5所述的一种韦根数据处理方法，其特征在于，将接收到的韦根数据传送到上位机这一步骤，其包括：

检查FIFO模块的非空状态位，若FIFO模块非空状态位是置位状态，则逻辑控制器置位上位机中断信号；

上位机响应上位机中断信号，发送取数据指令；

逻辑控制器提取存储在FIFO模块中的韦根数据，进而将该韦根数据传送到上位机；

逻辑控制器检查FIFO模块中是否还有韦根数据，若无韦根数据，则将存储在寄存器中的FIFO模块非空状态位复位，并复位上位机中断信号。

8.根据权利要求5所述的一种韦根数据处理方法，其特征在于，当检测到上位机的主动通信时，作出响应这一步骤，其包括：

当检测到上位机主动通信时，检查上位机的通信内容；

若通信内容为发送数据指令，则逻辑控制器接收上位机发送的韦根数据，并将其发送出去。

9.根据权利要求8所述的一种韦根数据处理方法，其特征在于，若通信内容为发送数据指令，则逻辑控制器接收上位机发送的韦根数据，并将其发送出去这一步骤，其包括：

若通信内容为发送数据指令，逻辑控制器接收上位机发送的韦根数据并将其存储在寄存器中，同时标志数据发送标志位；

逻辑控制器从寄存器中将上位机发送的韦根数据提取出来并传送到发送缓冲器；

发送器通过移位操作，将发送缓冲器中的韦根数据逐步输出；

韦根数据发送完毕后，清除数据发送标志位。