[发明专利]一种单片电平生成集成电路

说明书

技术领域

本发明涉及一种单片电平生成集成电路。

背景技术

在数字电路中，出发电路动作的一般是高低电平或脉冲电压。在某些精度要求较高的电路中，电平的稳定性对电路性能要求影响较大。现有技术生成的电平一般稳定性较差，满足不了精度和稳定度的要求。

发明内容

本发明的发明目的在于：针对上述存在的问题，提供一种单片电平生成集成电路。

本发明采用的技术方案是这样的：一种单片电平生成集成电路，包括差动放大电路和输出级。所述差动放大电路包括P型第一MOS管、第二MOS管，N型第四MOS管、第五MOS管、第六MOS管；所述输出级包括P型第三MOS管，N型第七MOS管、第八MOS管、第九MOS管。

所述差动放大器的第一MOS管的漏极、源极和栅极分别连接到第四MOS管的漏极、递升电压VPP以及第二MOS管的栅极和第一MOS管的漏极；第二MOS管的漏极、源极和栅极分别连接到第五MOS管的漏极、递升电压VPP和第一MOS管的栅极；第四MOS管的漏极、源极和栅极分别连接到第一MOS管的漏极、第六MOS管的漏极以及第八MOS管的源极和第九MOS管的漏极；第五MOS管的漏极、源极和栅极分别连接到第二MOS管的漏极、第六MOS管的漏极和偏移电压；第六MOS管的漏极、源极和栅极分别连接到第四MOS管和第五MOS管（M5）的源极、内电源电压以及偏压。 

所述输出级的第三MOS管的漏极、源极和栅极分别连接到第七MOS管的漏极、外电源电压VDD和第二MOS管的漏极；第七MOS管的漏极、源极和栅极分别连接到第三MOS管的漏极、第八MOS管的漏极和第七MOS管的漏极；第八MOS管的漏极、源极和栅极分别连接到第七MOS管的源极、第九MOS管的漏极和第八MOS管的漏极；第九MOS管的漏极、源极和栅极分别连接到第八MOS管的源极、内电源电压和偏压；电平输出连接第三MOS管的漏极、第七MOS管的漏极和栅极。

作为优选，在上述的单片电平生成集成电路中还包括一电平输出电容，该负载电容桥接与电平输出和地之间。具体的，该电平输出电容可以为一N型第十MOS管，该第十MOS管的源极和漏极并联接地，栅极连接电平输出。

上述的单片电平生成集成电路中，第一MOS管M1与第二MOS管M2的参数相同，第四MOS管M4与第五MOS管M5的参数相同,第七MOS管M7与第八MOS管M8的参数相同。

综上所述，由于采用了上述技术方案，本发明的有益效果是：该专用的单片电平生成集成电路能够生成精度较高也较稳定的电平。

附图说明

图1是本发明单片电平生成集成电路的电路原理图。

具体实施方式

下面结合附图，对本发明作详细的说明。

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

如图1所示，是本发明一种单片电平生成集成电路的电路原理图。本发明的电路包括差动放大电路和输出级。所述差动放大电路包括P型第一MOS管M1、第二MOS管M2，N型第四MOS管M4、第五MOS管M5、第六MOS管M6；所述输出级包括P型第三MOS管M3，N型第七MOS管M7、第八MOS管M8、第九MOS管M9。

差动放大器的第一MOS管M1的漏极、源极和栅极分别连接到第四MOS管M4的漏极、递升电压VPP以及第二MOS管M2的栅极和第一MOS管M1的漏极；第二MOS管M2的漏极、源极和栅极分别连接到第五MOS管M5的漏极、递升电压VPP和第一MOS管M1的栅极；第四MOS管M4的漏极、源极和栅极分别连接到第一MOS管M1的漏极、第六MOS管M6的漏极以及第八MOS管M8的源极和第九MOS管M9的漏极；第五MOS管M5的漏极、源极和栅极分别连接到第二MOS管M1的漏极、第六MOS管M6的漏极和偏移电压Voffset；第六MOS管M6的漏极、源极和栅极分别连接到第四MOS管M4和第五MOS管M5的源极、内电源电压VBB以及偏压Bias。