[发明专利]PCIE总线设备存储空间性能测试方法在审
申请号: | 201210339764.4 | 申请日: | 2012-09-14 |
公开(公告)号: | CN103678055A | 公开(公告)日: | 2014-03-26 |
发明(设计)人: | 吴伟林;王亮;黄耀;姜维;陈春梅 | 申请(专利权)人: | 成都林海电子有限责任公司 |
主分类号: | G06F11/22 | 分类号: | G06F11/22 |
代理公司: | 四川力久律师事务所 51221 | 代理人: | 林辉轮;王芸 |
地址: | 611731 四川*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | pcie 总线 设备 存储空间 性能 测试 方法 | ||
技术领域
本发明涉及卫星移动通信系统技术领域,特别涉及一种PCIE总线设备存储空间性能测试方法。
背景技术
PCI Express是新一代的总线接口。PCI-E的接口根据总线位宽不同而有所差异,包括X1、X4、X8以及X16,而X2模式将用于内部接口而非插槽模式。PCI-E规格从1条通道连接到32条通道连接,有非常强的伸缩性,以满足不同系统设备对数据传输带宽的不同需求。此外,较短的PCI-E卡可以插入较长的PCI-E插槽中使用,PCI-E接口还能够支持热拔插。PCI-E X1的250MB/秒传输速度可以满足主流声效芯片、网卡芯片和存储设备对数据传输带宽的需求,而位宽为X16的PCI-E接口能够提供5GB/s的带宽,取代了AGP接口应用。
PCI-E技术规格允许实现X1(250MB/秒),X2,X4,X8,X12,X16和X32通道规格,目前PCI-E X1和PCI-E X16已成为PCI-E主流规格,同时很多芯片组厂商在南桥芯片当中添加对PCI-E X1的支持,在北桥芯片当中添加对PCI-E X16的支持。除去提供极高数据传输带宽之外,PCI-E因为采用串行数据包方式传递数据,所以PCI-E接口每个针脚可以获得比传统I/O标准更多的带宽,可以降低PCI-E设备生产成本和体积。另外,PCI-E也支持高阶电源管理,支持热插拔,支持数据同步传输,为优先传输数据进行带宽优化,故PCIE总线得到广泛应用。
由于PCIE总线的广泛应用,PCIE总线设备日益增多。存储空间能否正常工作影响了PCIE总线设备能否正常工作,故存储空间是衡量PCIE总线性能的重要内容之一,因此有效的PCIE总线设备存储空间测试方法是非常必要的。目前通常使用的测试PCIE总线设备存储空间的方法是,通过向存储空间指定地址写入单个数据,然后读出存储空间的数据,检查读出的数据与写入的数据是否相同,如果相同,则PCIE总线设备存储空间工作正常,否则异常。通过此种方法验证PCIE总线设备存储空间的工作状态正确性,其缺点是,只能检查测试所指定地址的存储空间正常与否,不能检查整个PCIE总线设备存储空间的正确性。
发明内容
本发明的目的在于克服现有技术中所存在的上述不足,提供一种PCIE总线设备存储空间测试方法,用于测试PCIE总线设备的存储空间能否正常工作。
为了实现上述发明目的,本发明提供了以下技术方案:
一种PCIE总线设备存储空间性能测试方法,包括以下步骤:
步骤1:获取PCIE总线设备存储空间容量;
步骤2:根据PCIE总线设备存储空间容量,分配与PCIE总线设备存储空间容量一致的读数据缓冲区和写数据缓冲区;
步骤3:向写数据缓冲区填充数据;
步骤4:将写数据缓冲区填充的数据写入PCIE总线设备存储空间;
步骤5:将PCIE总线设备存储空间写入的数据读取到读数据缓冲区;
步骤6:检查读数据缓冲区的数据与写数据缓冲区的数据是否相同,如果读数据缓冲区和写数据缓冲区中对应位置的对应数据相同,则PCIE总线设备存储空间正常工作,否则PCIE总线设备存储空间不能正常工作。
与现有技术相比,本发明的有益效果:采用本发明方法对PCIE总线设备的存储空间进行测试,可以覆盖到PCIE总线设备的存储空间的所有地址,从而可以全面、准确、高效地验证PCIE总线设备的存储空间能否正常工作。
附图说明:
图1为PCIE总线设备存储空间测试方法的流程框图。
具体实施方式
下面结合试验例及具体实施方式对本发明作进一步的详细描述。但不应将此理解为本发明上述主题的范围仅限于以下的实施例,凡基于本发明内容所实现的技术均属于本发明的范围。
参考图1,本发明PCIE总线设备存储空间性能测试方法,包括以下步骤:
S1:驱动模块获取PCIE总线设备的存储空间的容量;
S2:根据PCIE总线设备存储空间容量,驱动模块分配一个读数据缓冲区和一个写数据缓冲区,所述读数据缓冲区和写数据缓冲区的容量均与PCIE总线设备存储空间容量一致;
S3:向写数据缓冲区填充数据;所述数据可以是任意或随机的数据,也可以是递增或递减数据,本实施例中,选取公差为1的一系列递增数据填充写数据缓冲区;
S4:驱动模块将写数据缓冲区填充的数据写入PCIE总线设备存储空间;
S5:驱动模块将PCIE总线设备存储空间写入的数据读取到读数据缓冲区;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于成都林海电子有限责任公司,未经成都林海电子有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210339764.4/2.html,转载请声明来源钻瓜专利网。