[发明专利]一种半导体器件的制造方法

说明书

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种形成用于填充互连金属的沟槽和通孔后去除所述通孔下方的蚀刻终止层的方法。

背景技术

当半导体制造工艺的工艺节点达到28nm以下时，形成半导体器件的互连金属层时所采用的层间介电层通常由具有超低介电常数的材料构成，以便降低半导体器件的RC延迟。

半导体器件通常具有多层互连金属，形成用于填充所述互连金属的沟槽和通孔的工艺包括以下步骤：首先，如图1A所示，提供半导体衬底100，在所述半导体衬底100上形成有有源器件层，为了简化，图示中只示出所述半导体衬底100，然后，在所述半导体衬底100上依次形成一蚀刻停止层101和一层间介电层102；接着，如图1B所示，在所述层间介电层102上形成一金属硬掩膜层103，然后，在所述金属硬掩膜层103中形成用于蚀刻所述通孔的图形104；接着，如图1C所示，在所述半导体衬底100上再次形成所述层间介电层102，以覆盖所述具有所述通孔图形104的金属硬掩膜层103，接下来，在所述再次形成的层间介电层102上形成一具有所述沟槽图形的光刻胶层105；接着，如图1D所示，采用干法蚀刻工艺依次蚀刻图中所示的未被所述光刻胶层105所遮蔽的上层层间介电层102和未被所述金属硬掩膜层103所遮蔽的下层层间介电层102，所述蚀刻过程终止于所述蚀刻停止层101，从而形成用于填充互连金属的沟槽106和通孔107，然后，去除所述光刻胶层105。

为了实现与所述有源器件层的最终连通，需要将所述通孔107下方的蚀刻停止层101去除，在采用干法蚀刻工艺实施所述去除过程时，由于向蚀刻腔中输送等离子蚀刻气体的载气通常为氮气（N₂），暴露出来的所述有源器件层中的铜互连金属与氮气发生反应在所述通孔107的底部形成物质（Cu_xN_y），此物质难以去除；同时，由于构成所述层间介电层102的材料具有较大的孔隙率，主要成分为CF₄的等离子蚀刻气体对所述层间介电层102的侧壁的损伤也较为严重，因此，上述现象将会影响所述通孔107的侧壁和底部的表面平整度，不利于后续铜金属阻挡层的形成，最终导致铜金属的扩散的加剧。

因此，需要提出一种方法，以防止上述问题的发生。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底；在所述半导体衬底上依次形成一蚀刻停止层和一层间介电层；形成用于填充互连金属的沟槽和通孔；采用等离子体蚀刻工艺去除所述通孔下方的蚀刻停止层，其中所述去除过程包括：先执行一后蚀刻处理过程，以去除形成在所述沟槽和所述通孔中的蚀刻残留物质和杂质；再采用基于CF₄、CO₂和CO的蚀刻气体执行所述等离子体蚀刻。

进一步，采用化学气相沉积工艺形成所述蚀刻停止层和所述层间介电层。

进一步，所述蚀刻停止层的材料为SiCN或SiN。

进一步，所述层间介电层的构成材料为具有超低介电常数的材料。

进一步，所述层间介电层的所述介电常数为2.45或2.2。

进一步，采用一体蚀刻工艺形成所述用于填充互连金属的沟槽和通孔。

进一步，所述一体蚀刻工艺包括以下步骤：在所述层间介电层上形成一金属硬掩膜层，并在所述金属硬掩膜层中形成用于蚀刻所述通孔的图形；在所述半导体衬底上再次形成所述层间介电层，以覆盖所述具有所述通孔图形的金属硬掩膜层，并在所述再次形成的层间介电层上形成一具有所述沟槽图形的光刻胶层；采用干法蚀刻工艺依次蚀刻未被所述光刻胶层所遮蔽的层间介电层和未被所述金属硬掩膜层所遮蔽的层间介电层，所述蚀刻过程终止于所述蚀刻停止层。

进一步，采用物理气相沉积工艺或者原子层沉积工艺形成所述金属硬掩膜层。

进一步，所述金属硬掩膜层的构成材料为TiN、BN、AlN或者其任意的组合。

进一步，所述CF₄的流量为50-500sccm，所述CO₂的流量为10-500sccm，所述CO的流量为10-500sccm，所述等离子体蚀刻的压力为10-100mTorr，功率为100-500W，处理时间为10-60s。

进一步，在所述后蚀刻处理过程之前，还包括采用基于CF₄和N₂的蚀刻气体执行所述等离子体蚀刻的步骤。