[发明专利]NLDMOS器件及制造方法在审
申请号: | 201210332454.X | 申请日: | 2012-09-10 |
公开(公告)号: | CN103681839A | 公开(公告)日: | 2014-03-26 |
发明(设计)人: | 段文婷;石晶;刘冬华;胡君;钱文生 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/08;H01L21/336 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 丁纪铁 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | nldmos 器件 制造 方法 | ||
技术领域
本发明涉及半导体领域,特别是指一种NLDMOS器件,本发明还涉及所述NLDMOS器件的制造方法。
背景技术
DMOS(Double Diffusion Metal-oxide-Semiconductor双扩散金属氧化物半导体)由于具有耐高压、大电流驱动能力和极低功耗等特点,目前在电源管理电路中被广泛采用。在LDMOS(Laterally Diffused Metal Oxide Semiconductor横向双扩散金属氧化物半导体)器件中,导通电阻是一个重要的指标。如图1所示,为传统的LDMOS器件的结构示意图,其源区是重掺杂N型区110,位于P型阱106中,P型阱106中还具有重掺杂P型区111将P型阱引出,LDMOS的漏区是重掺杂N型区115,位于N型阱105中。在BCD(Bipolar-CMOS-DMOS)工艺中,DMOS虽然与CMOS集成在同一块芯片中,但由于高耐压和低导通电阻的要求,DMOS在沟道区和漂移区的条件与CMOS现有的工艺条件共享的前提下,其导通电阻较高,往往无法满足开关管应用的要求。因此,为了制作高性能的LDMOS,需要采用各种方法优化器件的导通电阻。通常需要在器件的漂移区增加一道额外的N型注入,使器件有较低的导通电阻,而采用这种方法会增加工艺复杂性和成本。
发明内容
本发明所要解决的技术问题是提供一种NLDMOS器件,其具有较低的导通电阻。
本发明所要解决的另一技术问题是提供所述NLDMOS器件的制造方法。
为解决上述问题,本发明所述的NLDMOS器件,包含:
在P型硅衬底上具有N型埋层,N型埋层之上为N型深阱;
所述NLDMOS器件的多晶硅栅极,位于N型深阱之上的硅表面,且与硅表面之间间隔一层栅氧化层,多晶硅栅极及栅氧化层两端均具有氧化物侧墙;
所述多晶硅栅极一侧的N型深阱中,具有一P型阱,所述P型阱一侧位于栅氧化层下方的N型深阱中,另一侧位于一场氧下,P型阱中具有第一重掺杂P型区及第一重掺杂N型区,且第一重掺杂P型区与第一重掺杂N型区之间间隔一场氧,所述第一重掺杂N型区位于栅极侧墙下,第一重掺杂N型区作为LDMOS器件的源区引出;
所示多晶硅栅极的另一侧N型深阱中,一场氧位于该侧栅极侧墙下,其与另一场氧之间具有一漏端N型阱,所述漏端N型阱中,具有注入形成的第二重掺杂P型区和与之抵靠接触的第二重掺杂N型区,所述第二重掺杂P型区和第二重掺杂N型区是共同作为LDMOS器件的漏区引出;
在器件表面具有多个接触孔及引线引出第一重掺杂P型区、第一重掺杂N型区、第二重掺杂P型区、第二重掺杂N型区,且第二重掺杂P型区和第二重掺杂N型区的接触孔连接同一引线作为LDMOS的漏极。
进一步地,所述漏端N型阱中的注入区的数量不仅限于一个重掺杂P型区和一个重掺杂N型区,依据需要在漏端N型阱中能注入形成多个的重掺杂P型区和重掺杂N型区,其排列方式是在漏端N型阱中呈NPNP或者PNPN的交替抵靠排列或者交替且有间隔的排列。
本发明所述的NLDMOS器件的制造方法,其特征在于:包含如下工艺步骤:
第1步,在P型低阻衬底上进行N型离子注入形成重掺杂N型埋层。
第2步,在重掺杂N型埋层上淀积外延层。
第3步,对外延层进行离子注入形成N型深阱。
第4步,有源区光刻,在N型深阱表面刻蚀并制作形成场氧区。
第5步,光刻打开阱注入区域,分别进行离子注入形成N型阱及P型阱。
第6步,器件表面通过热氧化法生长氧化层,淀积多晶硅,对多晶硅及氧化层进行光刻刻蚀工艺形成多晶硅栅极及栅氧化层。
第7步,器件表面淀积一层二氧化硅,干法刻蚀形成栅极侧墙。
第8步,进行源漏注入,在源区和漏区同步一次注入形成第一重掺杂N型区、第二重掺杂N型区,及再次同步注入形成第一重掺杂P型区、第二重掺杂P型区。
第9步,通过接触孔工艺形成接触孔连接,将所述第一重掺杂N型区、第二重掺杂N型区、第一重掺杂P型区、第二重掺杂P型区引出形成电极。
进一步地,所述第1步中P型低阻衬底的电阻率范围是0.007~0.013Ω·cm。
进一步地,所述第3步中N型深阱的注入掺杂浓度为1x1012~5x1014cm-3。
进一步地,所述第7步中淀积二氧化硅的厚度为2500~
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210332454.X/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类