[发明专利]具有穿衬底通孔的半导体器件

说明书

背景技术

消费类电子设备，特别是诸如智能手机、平板电脑等移动电子设备，日趋采用更小、更紧凑的部件以给其用户提供期望的特性。这些设备通常采用三维集成电路器件(3D IC)。三维集成电路器件是采用两层或更多层有源电子部件的半导体器件。穿衬底通孔(through-substrate via，TSV)互连在器件的不同层(例如，不同衬底)上的电子部件，使得器件可以垂直及水平地集成。因此，与传统的二维集成电路器件相比，三维集成电路器件可以在更小、更紧凑的占用面积(footprint)中提供更多的功能。

发明内容

所描述的半导体器件包括两个或更多个接合在一起的衬底。穿衬底通孔(TSV)给形成在衬底中的电子部件提供电互连。在实施方式中，通过使用诸如构图的电介质等构图的粘结材料将两个或更多个半导体晶片接合在一起来制造半导体器件。当晶片在接合工艺期间被按压在一起时，构图的粘结材料实现了粘结材料的横向扩展(expansion)。例如，可以通过在底部晶片的第一表面(上表面)施加粘结材料，将顶部晶片接合至底部晶片。然后，对粘结材料进行构图。然后，可以使用该构图的粘结材料来将顶部晶片的第一表面(下表面)接合至底部晶片的第一表面(上表面)。然后，可以形成贯穿顶部晶片和构图的粘结材料的过孔，以在晶片之间提供电互连。可以重复这个工艺，来将另外的晶片接合至顶部晶片的第二表面(上表面)。然后，可以将接合的晶片分割成单个半导体器件。

提供了本发明内容来以简化的形式介绍了以下在具体实施方式部分中会进一步描述的概念的选择。本发明内容既不旨在确定所要求的主题的关键特征或者必要特征，也不旨在用于辅助确定所要求保护的主题的范围。

附图说明

参照附图描述具体实施方式部分。在说明书和附图中的不同实例中使用相同的附图标记可以表示相似或相同的项。

图1是示出根据本公开内容的示例实施方式的晶片级半导体器件(例如，器件分割前)的图解部分截面图。

图2是示出用于制造诸如图1中所示的器件等半导体器件的示例实施方式中的工艺的流程图。

图3是示出制造示例实施方式中的、诸如图1中所示的半导体器件等晶片级封装的半导体器件的图解部分截面图，其中所示的顶部晶片接合至载体晶片。

图4是示出制造示例实施方式中的、诸如图1中所示的半导体器件等晶片级封装的半导体器件的图解部分截面图，其中底部晶片的第一表面(上表面)上提供有构图的粘结材料。

图5是示出制造示例实施方式中的、诸如图1中所示的半导体器件等晶片级封装半导体器件的图解部分截面图，其中所示的顶部晶片和底部晶片用构图的粘结材料接合在一起。

图6是示出制造示例实施方式中的、诸如图1中所示的半导体器件等晶片级封装半导体器件的图解部分截面图，其中贯穿顶部晶片和构图的粘结材料直至设置在底部晶片的第一表面上的导电焊盘而形成过孔。

图7是示出制造示例实施方式中的、诸如图1中所示的半导体器件等晶片级封装半导体器件的图解部分截面图，其中在过孔中沉积导电材料，以在设置在底部晶片上的导电层与设置在顶表面上的导电层之间提供互连。

具体实施方式

综述

通常使用晶片上晶片(wafer-on-wafer)技术制造三维集成电路器件，其中电子部件(例如，电路)首先制造在两个或更多个半导体晶片上。然后，将半导体晶片对准、附接在一起并进行分割，以提供单个器件。穿衬底通孔(TSV)在附接之前形成在晶片中，或者在附接之后形成在晶片堆叠体中。然而，制造三维集成电路器件需要另外的制造步骤来使晶片结合在一起。这增加了器件的成本。而且，每个额外的制造步骤增加了引发缺陷的风险，因而可能降低器件的产量。

因此，所描述的技术以可靠的、有生产价值的方式制造具有多个堆叠的管芯(衬底)的半导体器件。在一个或多个实施方式中，半导体器件至少包括通过粘结材料接合在一起的顶部管芯和底部管芯。所述顶部和底部管芯包括一个或多个在其中形成的集成电路。穿衬底通孔(TSV)贯穿所述顶部管芯和设置在所述管芯之间的所述粘结材料而形成。所述穿衬底通孔包括诸如铜等导电材料，以在所述集成电路之间提供电互连。预期可以在具有第一和第二管芯的堆叠配置中提供附加管芯(衬底)并将其接合至所述堆叠配置，从而提供具有三层或更多层的器件。