[发明专利]用于执行选择操作的方法和装置

说明书

本申请是申请日为2007年9月21日、申请号为200710170153.0、发明名称为“用于执行选择操作的方法和装置”的专利申请的分案申请。

技术领域

本发明涉及计算机系统，更具体地说，涉及用于执行选择操作的方法和装置。

背景技术

在典型的计算机系统中，处理器被实现为使用指令在由大量位(例如，64)所表示的值上进行操作以产生一个结果。例如，执行加法指令会将第一个64位值与第二个64位值加在一起，并且将结果存储为第三个64位值。多媒体应用(例如，以计算机支持的协作为目标的应用(CSC-具有混合媒体数据操作的远程电信会议集合)、2D/3D图形、图像处理、视频压缩/解压缩、识别算法和音频操作)要求大量的数据操作。数据可以由单个大值(例如，64位或128位)表示，或者可以替代地以少量位(例如，8或16或32位)来表示。例如，图形数据可以由8或16位表示，声音数据可以由8或16位表示，整数数据可以由8、16或32位表示，而浮点数据可以由32或64位表示。

为了改善多媒体应用(以及具有相同特性的其它应用)的效率，处理器可以提供紧缩数据格式。紧缩数据格式是其中通常被用于表示单个值的位被分为多个固定大小的数据元素的数据格式，其中每个数据元素表示一个分离值。例如，128位寄存器可以被分为四个32位元素，其中每个32位元素表示一个分离的32位值。以这种方式，这些处理器能够更有效地处理多媒体应用。

发明内容

根据本发明的实施例，提供了一种处理器，包括：

用来存储数据的高速缓存；

用来提供对随机存取存储器的访问的存储器控制器；

用来解码指令的指令解码逻辑；

包括128位紧缩数据寄存器的集合的寄存器文件，每个寄存器用来存储多个紧缩单精度浮点数据元素；以及

用来执行第一指令的执行单元，所述第一指令包括至少一个识别源紧缩数据寄存器的源操作数以及至少一个识别目标紧缩数据寄存器的目标操作数，而且，响应于执行所述第一指令，要将至少第一数据值从源紧缩数据寄存器设置到目标紧缩数据寄存器中。

根据本发明的一个方面，公开一种方法，包括：接收指令代码，所述指令代码的指令格式包括第一字段和第二字段，第一字段指示第一多位操作数，且第二字段指示第二多位操作数；以及当第一操作数中的一个或多个数据元素的符号位非0时，响应于与第一操作数相关联的符号位修改第二操作数。

根据本发明的另一方面，公开一种用于执行上述方法的装置，包括：执行单元；以及包括数据的机器可访问介质，当所述数据被所述执行单元访问时，使所述执行单元执行上述方法。

根据本发明的又一方面，公开一种装置，包括：第一输入，接收第一数据；第二输入，接收包括与第一数据相同位数的第二数据；电路，响应于第一处理器指令，基于控制位从第一操作数选择第一数据元素，其中所述控制位用于当所述控制位非0时选择第一数据元素。

根据本发明的再一方面，公开一种计算机系统，包括：可寻址存储器，用于存储数据；处理器，包括：体系结构可见的存储区域，用于存储控制位；解码器，用于解码指令，所述指令的第一字段用于指定N位的源操作数，且第二字段用于指定N位的目标操作数；和执行单元，响应于所述解码器解码所述指令，基于控制位从所述源操作数选择第一数据元素，其中所述控制位用于当所述控制位非0时选择第一数据元素。

附图说明

通过附图中图的例子对本发明进行说明，而并不是限制本发明。

图1a-1c示出根据本发明备选实施例的示例计算机系统。

图2a-2b示出根据本发明备选实施例的处理器的寄存器文件。

图3示出处理器执行来操作数据的过程的至少一个实施例的流程图。

图4示出根据本发明备选实施例的紧缩数据类型。

图5示出根据本发明至少一个实施例的寄存器内紧缩字节和寄存器内紧缩字数据表示。

图6示出根据本发明至少一个实施例的寄存器内紧缩双字和寄存器内紧缩四字数据表示。

图7是示出用于执行选择操作的过程实施例的流程图。

图8是示出用于执行立即选择操作的过程实施例的流程图。

图9a-9c示出用于执行立即选择操作的电路的各种实施例。

图10是示出用于执行可变选择操作的过程实施例的流程图。

图11a-11c示出用于执行可变选择操作的电路的各种实施例。