[发明专利]隔离沟槽制造方法及发光装置

说明书

技术领域

本发明涉及一种隔离沟槽制造方法及发光装置，特别是涉及一种半导体结构的隔离沟槽制造方法及发光装置。 

背景技术

发光二极管是一种由半导体材料制作而成的发光元件，具有耗电量低、元件寿命长、反应速度快等优点，再加上体积小容易制成极小或阵列式元件的特性，因此近年来随着技术不断地进步，其应用范围也由指示灯、背光源甚至扩大到了照明领域。 

为了获得较高的出光效率，现有是利用多个发光二极管电性串联成一高压发光装置。相比较于多个独立的发光二极管芯片，高压发光装置的接合垫面积较小，故具有较大的出光面积。另外，由于串联的发光二极管的电流可分散于每个发光二极管芯片上，因此电流分布较单一个大面积的发光二极管均匀，故串联式的发光二极管所组成的发光装置的出光效率较佳。不过，为了避免两相邻的发光二极管芯片彼此电性短路，现有技术是于半导体结构上以多道黄光光刻制作工艺制作一隔离沟槽，以电性隔离两相邻的发光二极管结构。 

请参照图1A所示，其为现有一种半导体结构1的示意图。半导体结构1具有一外延结构11及一外延基板12。外延结构11具有一n-GaN层111、一多重量子阱层112及一p-GaN层113，而n-GaN层111、多重量子阱层112及p-GaN层113由下而上依序形成于外延基板12之上。 

另外，请分别参照图1B至图1G所示，其分别为于图1A的半导体结构1中，制造一隔离沟槽的示意图。 

现有的隔离沟槽的制造过程可为：如图1B所示，通过第一次黄光光刻制作工艺（第一次光掩模）于外延结构11的上表面设置一图案化光致抗蚀剂层R1，然后以此图案化光致抗蚀剂层R1为蚀刻掩模进行蚀刻制作工艺， 因此，可得到如图1C所示的凹槽U1。 

再者，如图1D所示，进行第二次黄光光刻制作工艺（第二次光掩模），以于外延结构11上表面及凹槽U1的侧壁及部分底部设置另一图案化光致抗蚀剂层R2，然后以此图案化光致抗蚀剂层R2为蚀刻掩模进行蚀刻制作工艺，可得到如图1E所示的凹槽U2。 

接着，如图1F所示，进行第三次黄光光刻制作工艺（第三次光掩模），以于外延结构11的上表面、原凹槽U1的侧壁及部分底部，以及凹槽U2的侧壁及部分底部设置另一光致抗蚀剂层R3，然后以此图案化光致抗蚀剂层R3为蚀刻掩模进行蚀刻制作工艺，可得到如图1G所示的凹槽U3。 

在此，凹槽U3露出外延基板11，且凹槽U1、U2及U3的剖面形成一阶梯状的隔离沟槽。通过隔离沟槽，可避免于制造高压发光装置时，两相邻发光二极管结构上彼此电性短路。 

然而，为了制造如图1G所示剖面为阶梯状的隔离沟槽，需使用多次的黄光光刻制作工艺（上述例子是三次），因此，不仅隔离沟槽的制造相当费工耗时，且因黄光光刻制作工艺设备的成本相当高，使得隔离沟槽及高压发光装置的制造成本也相当高。 

因此，如何提供一种半导体结构的隔离沟槽制造方法及发光装置，可降低生产时间及制造的成本，是业者一直努力的目标。 

发明内容

有鉴于上述课题，本发明的目的在于提供一种可降低生产时间及制造成本的半导体结构的隔离沟槽制造方法及发光装置。 

为达上述的目的，本发明提供一种半导体结构的隔离沟槽制造方法，半导体结构具有一外延结构设置于一外延基板上，隔离沟槽的制造方法包括：形成一第一凹槽于外延结构；设置一第一硬涂层于外延结构上表面及第一凹槽的内表面，其中位于外延结构上表面的第一硬涂层的厚度大于位于第一凹槽底面的第一硬涂层的厚度；以及蚀刻位于第一凹槽底面的第一硬涂层，并于第一凹槽的底面形成一第二凹槽。 

在本发明的一较佳实施例中，是通过一黄光光刻与蚀刻制作工艺形成第一凹槽。 

在本发明的一较佳实施例中，蚀刻为一感应耦合式等离子体干蚀刻。 

在本发明的一较佳实施例中，外延结构具有一第一半导体层、一有源层及一第二半导体层依序设置于外延基板上，第一凹槽露出第一半导体层。 

在本发明的一较佳实施例中，第一凹槽的宽度大于第二凹槽的宽度。 

在本发明的一较佳实施例中，隔离沟槽制造方法还包括：设置一第二硬涂层于外延结构上表面、部分第一凹槽及第二凹槽的内表面，其中，位于外延结构上表面的第二硬涂层的厚度大于位于第二凹槽底面的第二硬涂层的厚度；以及蚀刻位于第二凹槽底面的第二硬涂层，并于第二凹槽的底面形成一第三凹槽。 

在本发明的一较佳实施例中，外延结构还具有一未掺杂半导体层设置于第一半导体层与外延基板之间，第三凹槽露出未掺杂半导体层或外延基板。