[发明专利]测量装置和用于测量芯片到芯片载体连接的方法

说明书

技术领域

各种实施方式通常涉及测量装置和用于测量芯片到芯片载体连接（chip-to-chip-carrier connection）的方法。

背景技术

在制造集成电路（例如，诸如微控制器装置的半导体装置）的过程中，可将半导体芯片连接（例如粘接，例如粘结）至引线框。可进一步将半导体芯片与引线框的连接喷射或模制在芯片壳体中。通过这些制造步骤，引线框的指部可能弯曲或被打乱（disturbed）。由于制造误差，可能出现接合线的漂移或运动。可能仅在最终测试（例如终端测试）中认识到这些制造异常。利用在固定测量点处和预定温度（例如，室温、高温或低温）下测试的产品来实现引脚之间的短路，例如，集成电路的引脚之间的短路。位于性能边缘上的芯片，“外露层”，是并不显而易见地知道在终端测试过程中表现出短路特性的芯片。它们具有质量风险，因为它们可能不会交付给顾客，在制造测试过程中不会表现出任何短路。例如，在交付给最终顾客之后，芯片可能出现故障，从而在芯片制造和生产的质量方面产生问题。如果及早地消除并认识到这些问题，那么可能及早地去除与引线框具有错误连接的芯片。

到目前为止，可通过X射线检查系统来检查引线框的指部的位置以及接合线的位置和形状。这种方法通常非常复杂，并且最多仅应用于芯片的样本部分。换句话说，这种方法过于复杂且昂贵，以至于不能应用于整个芯片，因此，可能留下检测不到或未经检查的故障。在很少的情况中，可以用光学x射线控制器来测试整个芯片，例如，100%的芯片。然而，这是昂贵且耗时的。其他测试设备系统可能通常缺少检测引线框的指部与接合线之间的低质量连接的灵敏度。

发明内容

各种实施方式提供一种测量装置，包括：电源，被构造为经由芯片连接和芯片载体连接中的至少一个对芯片提供电力；芯片配置（chiparrangement）容纳部分，被构造为容纳芯片配置，该芯片配置包括芯片和经由一个或多个芯片到芯片载体连接而连接至芯片的芯片载体；检测部分，包括极板（plate）以及与极板耦接并被构造为检测来自极板的电信号的检测电路；其中，极板被构造为，使得其覆盖芯片、芯片载体、以及芯片到芯片载体连接中的至少一个的至少一部分；并且其中，极板被进一步构造为，使得芯片、芯片载体、以及芯片到芯片载体连接中的至少一个的至少一部分不被极板覆盖。

附图说明

在图中，相似的参考字符通常表示不同视图中的相同零件。附图并非必须是按比例的，相反，重点通常在于说明本发明的原理。在以下描述中，参考以下附图来描述本发明的各个实施方式，附图中：

图1A、图1B、图1C和图1D示出了根据一个实施方式的测量装置；

图2A图2B和图2C示出了根据一个实施方式的测量装置；

图3示出了根据一个实施方式的测量装置；

图4示出了根据一个实施方式的测量装置；

图5示出了根据一个实施方式的测量装置；

图6示出了利用根据一个实施方式的测量装置来测量芯片到芯片连接的方法；

图7示出了被构造为执行用于测量芯片到芯片载体连接的指令的计算机设备；

图8A和图8B示出了所测装置中的x射线检测到的故障；

图8C示出了利用根据一个实施方式的测量装置进行的测量。

具体实施方式

以下详细描述涉及通过图示示出可实践本发明的特定细节和实施方式的附图。

在这里，使用术语“示例性”来表示“用作一个实例、例子或例证”。并非必须将这里描述为“示例性”的任何实施方式或设计解释为比其他实施方式或设计优选或有利。

可以使用能够测量载体连接的大量（bulk）特征的自动测量系统来检测与大量特征的任何偏离。这种自动测量系统可包括用于检查集成电路的电容测量系统，例如，被测装置，例如芯片。于是，可以检测与预期电容测量的偏离。

目前的电容测量功能（例如无矢量（vector-less）测试）对于检测印刷电路板中的故障仅足够灵敏，例如，检测由故障焊接接缝导致的明显的开路。然而，其对于元件级别的半导体装置的电容测试来说太不精确，例如，以至于无法测量由故障接合线导致的缺陷。例如，目前，使用Agilent^TM技术的VTEP（无矢量测试增强性能）技术作为印刷电路板组件PCBA终端测试系统的一部分。Agilent^TM的VTEP系统被构造为确定PCB上的固定测量点处的电容，该系统包括VTEP多路复用卡、VTEP放大卡、AMP板和传感器极板。