[发明专利]一种绝缘栅双极晶体管

说明书

本发明公开了一种绝缘栅双极晶体管，本发明的绝缘栅双极晶体管在N型基区表面设置有P型基区、N+源区、栅氧化层和栅极介质，在N型基区下表面设置了多晶P型半导体材料作为器件的背P+发射区；本发明的绝缘栅双极晶体管降低了器件的导通电阻，提高了器件的高频应用能力。本发明还提供了一种绝缘栅双极晶体管的制备方法。

技术领域

本发明涉及到一种绝缘栅双极晶体管，本发明还涉及一种绝缘栅双极晶体管的制备方法。

背景技术

绝缘栅双极晶体管(Insulated Gate Bipolar Transistor,简称IGBT)是一种集金属氧化物半导体场效应管(MOSFET)的栅电极电压控制特性和双极晶体管(BJT)的低导通电阻特性于一身的半导体功率器件，具有电压控制、输入阻抗大、驱动功率小、导通电阻小、开关损耗低及工作频率高等特性，是比较理想的半导体功率开关器件，有着广阔的发展和应用前景。

一般说来，从IGBT的正面结构区分，可以把IGBT分为平面型和沟槽栅型两种结构；从IGBT击穿特性区分，可以分为穿通型和非穿通型两种结构，穿通型在器件背面P+表面具有N+缓冲层，其通态压降比非穿通型要小，同时穿通型器件也增加了器件的制造难度。

发明内容

本发明提供一种绝缘栅双极晶体管及其制备方法。

一种绝缘栅双极晶体管，其特征在于：包括：N型基区，由N+缓冲层和N-基区叠加组成；P型基区、N+源区、栅氧化层和栅极介质，位于N型基区上方；背P+发射区，为多晶P型半导体材料，位于N型基区的N+缓冲层下方。

一种绝缘栅双极晶体管的制备方法，其特征在于：包括如下步骤：对N型片进行双面N型杂质扩散；通过减薄抛光去除上表面N型杂质扩散层和部分去除下表面N型杂质扩散层：在上表面形成P型基区、N+源区、栅氧化层和栅极介质；在下表面淀积多晶P型半导体材料，形成背P+发射区。

传统绝缘栅双极晶体管的背P+发射区通过注入退火形成，本发明的绝缘栅双极晶体管将多晶P型半导体材料设置为器件的背P+发射区，降低了器件的导通电阻，提高了器件高频应用的范围。

附图说明

图1为本发明的一种绝缘栅双极晶体管的剖面示意图；

图2为本发明的第二种绝缘栅双极晶体管的剖面示意图。

其中，1、背P+发射区；2、N+缓冲层；3、N-基区；4、P型基区；5、N+源区；6、栅氧化层；7、栅极介质。

具体实施方式

实施例1

图1为本发明的一种绝缘栅双极晶体管的剖面图，下面结合图1详细说明本发明的半导体装置。

一种绝缘栅双极晶体管，包括：背P+发射区1，为P传导类型多晶半导体硅材料，厚度为0.2um，硼原子表面掺杂浓度为5E17cm^-3；N+缓冲层2，位于背P+发射区1之上，为N传导类型的半导体硅材料，磷原子掺杂浓度为5E13cm^-3～1E16cm^-3，厚度为30um；N-基区3，位于N+缓冲层2之上，为N传导类型的半导体硅材料，厚度为200um，磷原子掺杂浓度为5E13cm^-3；P型基区4，位于N-基区3之上，为硼原子重掺杂的半导体硅材料，厚度为5um；N+源区5，位于P型基区4之上，为磷原子重掺杂的半导体硅材料，厚度为2um；栅氧化层6，为硅材料的氧化物，位于器件表面；栅极介质7，位于栅氧化层6表面，为重掺杂的多晶半导体硅材料。

本实施例的工艺制造流程如下：

第一步，对N型硅片进行双面磷杂质扩散；

第二步，通过减薄抛光去除上表面N型杂质扩散层和去除下表面部分N型杂质扩散层，形成N+缓冲层2和N-基区3：