[发明专利]半导体存储卡有效
申请号: | 201210316660.1 | 申请日: | 2012-08-30 |
公开(公告)号: | CN103295987A | 公开(公告)日: | 2013-09-11 |
发明(设计)人: | 稻垣洋;川村英树;冈田隆;西山拓 | 申请(专利权)人: | 株式会社东芝 |
主分类号: | H01L23/488 | 分类号: | H01L23/488;G06K19/077 |
代理公司: | 北京市中咨律师事务所 11247 | 代理人: | 陈海红;段承恩 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 存储 | ||
1.一种半导体存储卡,具备半导体存储装置,
所述半导体存储装置具有:
布线基板,其具有:具备多个外部连接端子与第1布线层的第1面;具备芯片搭载区域与第2布线层的第2面;和将所述第1布线层与所述第2布线层电连接的通孔;
存储器芯片,其配置在所述布线基板的所述芯片搭载区域上,具有至少沿1条外形边排列的第1电极焊盘;
控制器芯片,其层叠在所述存储器芯片上,具有至少沿1条外形边排列的第2电极焊盘;
第1金属线,其将所述存储器芯片的所述第1电极焊盘与所述布线基板的所述第2布线层电连接;
第2金属线,其将所述控制器芯片的所述第2电极焊盘与所述布线基板的所述第2布线层电连接;和
密封树脂层,其以将所述存储器芯片以及所述控制器芯片与所述第1以及第2金属线共同密封的方式,形成在所述布线基板的所述第2面上,
所述半导体存储卡的特征在于,
所述多个外部连接端子,以位于所述布线基板的第1外形边附近的方式沿着所述第1外形边排列,且所述控制器芯片的所述第2电极焊盘中的与所述外部连接端子电连接的电极焊盘,以位于与所述布线基板的所述第1面中的所述多个外部连接端子的形成区域相对应的所述第2面上的区域内或所述区域附近的方式,沿着与所述多个外部连接端子的排列方向平行且位于所述布线基板的所述第1外形边侧的所述控制器芯片的外形边排列,
所述布线基板的所述第2面上的所述端子对应区域具有没有设置所述第2布线层的区域,且在没有设置所述第2布线层的区域,构成所述第2布线层的金属层以不与所述第2布线层电连接的状态局部设置,
所述通孔的至少一部分,在所述多个外部连接端子间设置,且所述多个外部连接端子的至少一部分,经由在所述多个外部连接端子间设置的所述通孔与所述控制器芯片的所述第2电极焊盘电连接,
所述多个外部连接端子分别具有电镀层作为表面层,且所述布线基板的所述第2布线层具有形成所述电镀层的电镀导线,所述电镀导线的至少一部分经由在所述多个外部连接端子间设置的所述通孔与所述外部连接端子电连接。
2.一种半导体存储卡,具备半导体存储装置,
所述半导体存储装置具有:
布线基板,其具有:具备多个外部连接端子与第1布线层的第1面;具备芯片搭载区域与第2布线层的第2面;和将所述第1布线层与所述第2布线层电连接的通孔;
存储器芯片,其配置在所述布线基板的所述芯片搭载区域上,具有至少沿1条外形边排列的第1电极焊盘;
控制器芯片,其层叠在所述存储器芯片上,具有至少沿1条外形边排列的第2电极焊盘;
第1金属线,其将所述存储器芯片的所述第1电极焊盘与所述布线基板的所述第2布线层电连接;
第2金属线,其将所述控制器芯片的所述第2电极焊盘与所述布线基板的所述第2布线层电连接;和
密封树脂层,其以将所述存储器芯片以及所述控制器芯片与所述第1以及第2金属线共同密封的方式,在所述布线基板的所述第2面上形成,
所述半导体存储卡的特征在于,
所述多个外部连接端子,以位于所述布线基板的第1外形边附近的方式,沿着所述第1外形边排列,
所述控制器芯片的所述第2电极焊盘中的、与所述外部连接端子电连接的电极焊盘,以位于与所述布线基板的所述第1面中的所述多个外部连接端子的形成区域相对应的所述第2面上的区域内或所述区域附近的方式,沿着与所述多个外部连接端子的排列方向平行且位于所述布线基板的所述第1外形边侧的所述控制器芯片的外形边排列。
3.根据权利要求2所述的半导体存储卡,其特征在于,
所述布线基板的所述第2面上的所述端子对应区域,具有没有设置所述第2布线层的区域,且在没有设置所述第2布线层的区域,构成所述第2布线层的金属层以不与所述第2布线层电连接的状态局部设置。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝,未经株式会社东芝许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210316660.1/1.html,转载请声明来源钻瓜专利网。