[发明专利]支持数据解扰的访存控制器及访存控制器解扰方法

说明书

技术领域

本发明涉及访存控制技术领域，尤其涉及一种支持数据解扰的访存控制器及访存控制器解扰方法。 

背景技术

目前对批量数据(数据流)进行处理，主要的访存控制机制是DMA(Direct Memory Access，直接存储器访问)技术，DMA技术适用于批量数据处理的访存控制技术。一般处理器(或其他控制器)将批量数据的访存任务下交DMA后，DMA接受任务并进行访存操作，任务完成之后向处理器(或其他控制器)返回任务完成控制信号。 

现有的访存控制DMA技术，仅实现数据传输控制，数据处理是在数据传输后由软件或者硬件单独完成。而在众多数据处理方式中，数据解扰是很多应用必须实现的一种数据处理功能。因此，数据解扰的处理尤为重要。如果使用单独的硬件去实现数据解扰功能，不仅额外增加了芯片面积，而且还增加了控制难度(尤其对具有实时性数据流)。另外，现有的硬件实现上，串行解扰方法简单，效率低下；采取并行解扰方法，也只有很小的并行度，不便于大规模数据处理；如果使用软件方法去实现数据解扰的功能，又会占用宝贵的处理器资源。因此，如何找到一个在有效的数据解扰处理方法，显得尤为重要。 

发明内容

针对上述问题，本发明的目的在于提供一种支持数据解扰的访存控制器及访存控制器解扰方法，实现了在使用DMA控制访存过程中传输数据的同时对数据流进行快速解扰处理。 

为达到上述目的，本发明所述一种支持数据解扰的访存控制器，所述访存 控制器至少设有一个带有数据解扰功能的解扰通道。 

优选地，所述访存控制器内还设有至少一个仲裁器。 

优选地，所述访存控制器内设有多个解扰通道和一个仲裁器，其中； 

解扰通道，每个解扰通道按照访存控制器的控制指令对不同类型的源数据做出相应解扰； 

仲裁器，对解扰后得到的数据进行判断，以做出相应数据的输出。 

优选地，所述访存控制器内设有多个解扰通道、一个直接通道和三个仲裁器，其中； 

解扰通道，每个解扰通道按照访存控制器的控制指令对不同类型的源数据做出相应解扰； 

三个仲裁器包括第一仲裁器，第二仲裁器和第三仲裁器，其中； 

第一仲裁器，按照访存控制器的控制指令对源数据进行判断，以区分解扰数据和非解扰数据； 

第二仲裁器，按照访存控制器的控制指令对需解扰数据进行判断，以区分不同类型数据分配各个解扰通道进行解扰； 

第三仲裁器，按照访存控制器的控制指令对解扰后得到的数据和非解扰数据进行判断，以做出相应数据的输出； 

直接通道，输送非解扰数据。 

优选地，所述解扰通道内设有扰码序列沿用单元和重新计算扰码序列单元，其中； 

扰码序列沿用单元，在上次解扰序列的基础上直接计算扰码序列； 

重新计算扰码序列单元，再次重新计算解扰序列的准备序列，在新准备序列的基础上计算得到扰码序列。 

为达到上述目的，本发明所述一种访存控制器解扰方法，包括以下步骤： 

从数据源中得到操作数据； 

根据预设的控制指令对操作数据在访存控制器内的解扰通道中进行数据解扰； 

解扰完成输出解扰后的数据并存储。 

优选地，所述解扰通道至少为一个。 

优选地，在数据解扰过程中，对相同类型数据在同一解扰通道内解扰时，后一组数据解扰所需的扰码序列可沿用上一组数据解扰得到的扰码序列。 

优选地，在数据解扰过程中，对不同类型数据在同一解扰通道内解扰时，后一组数据解扰所需的扰码序列需重新计算得出。 

本发明的有益效果为： 

1、本发明通过在访存控制器内设置带有解扰功能的解扰通道，通过解扰通道与访存控制器中的其他元件共同作用，既能在完成数据传输的过程中，又能同时完成数据解扰处理，以此提高了访存控制器的数据处理能力； 

2、本发明通过设置多个解扰通道，对不同的数据信号进行有选择的独立完成解扰，而且每个解扰通道均支持解扰序列的沿用方式，以满足各种数据处理的需求。 

附图说明

图1是本发明实施例1所述支持数据解扰的访存控制器的结构简图； 

图2是本发明实施例2所述支持数据解扰的访存控制器的结构简图； 

图3是串行的扰码序列产生电路； 

图4是8bit并行产生扰码序列的电路； 

图5是本发明实施例解扰准备序列X₁计算图；