[发明专利]栅氧化层界面陷阱密度测试结构及测试方法

说明书

技术领域

本发明涉及MOS器件质量及可靠性研究领域，特别是涉及一种栅氧化层界面陷阱密度测试结构及测试方法。

背景技术

随着半导体技术的飞速发展和微电子芯片集成度的大幅提高，集成电路设计和加工水平已经进入纳米MOS时代，栅氧化层作为MOS器件的核心，在MOS器件质量、可靠性评估方面具有举足轻重的作用，栅氧化层界面陷阱的产生使得器件迁移率下降，导致器件性能降低，因此，在工艺流程中对栅氧化层界面陷阱的监测是十分必要的。常用的栅氧化层界面陷阱密度测试结构是氧化层电容结构或MOSFET器件，如图1a所示，是一个包括栅极和衬底的两端电容器件结构，图1b是一个包括源极、栅极、漏极和衬底的四端MOSFET器件结构，其中Tox表示器件的栅氧化层厚度。由于常规测试方法分别针对n型和p型MOS器件的栅氧化层测试结构进行测量，而类似于图1a、图1b这样的测试结构是单个的栅氧化层电容或MOSFET器件，需要分别在不同测试结构上进行栅氧化层界面陷阱密度的测量，才能获得CMOS集成电路工艺中涉及的n型和p型MOS器件的栅氧化层界面陷阱密度的信息，因此往往需要进行相当数量的样品测试，测量时间长、效率低。而且，常规测试方法需要使用脉冲发生器等仪器进行测试，因此测试仪器成本高。

发明内容

（一）要解决的技术问题

本发明要解决的技术问题是：如何将n型和p型MOS器件栅氧化层界面陷阱密度的测试集成在一个测试结构。

（二）技术方案

为了解决上述技术问题，本发明提供一种栅氧化层界面陷阱密度测试结构，包括p型MOS器件的栅氧化层测试部分和n型MOS器件的栅氧化层测试部分，两个测试部分共用一个栅极。

优选地，所述p型MOS器件的栅氧化层测试部分包括p型MOS器件的栅氧化层、p型发射极和p型衬底；所述n型MOS器件的栅氧化层测试部分包括n型MOS器件的栅氧化层、n型发射极和n型衬底，所述p型MOS器件的栅氧化层和n型MOS器件的栅氧化层位于同一层，构成所述测试结构的栅氧化层，所述栅极位于所述测试结构的栅氧化层的上层，所述n型发射极和p型发射极分别位于所述测试结构的栅氧化层的两侧，所述n型衬底和p型衬底构成所述测试结构的衬底，所述测试结构的衬底位于所述测试结构的栅氧化层的下层。

优选地，所述测试结构的沟道宽度大于制备工艺要求的最小沟道宽度。

本发明还提供了一种利用所述的测试结构测量栅氧化层界面陷阱密度的方法，包括以下步骤：

S1、在所述n型发射极与所述测试结构的衬底以及所述p型发射极与所述测试结构的衬底之间分别施加正向偏置电压；

S2、测量所述测试结构的衬底电流，根据测量到的衬底电流的峰值确定所述p型MOS器件的栅氧化层以及n型MOS器件的栅氧化层的界面陷阱密度。

优选地，步骤S2具体为：在相同测试温度下，改变所述n型发射极与所述测试结构的衬底之间的正向偏置电压以及所述p型发射极与所述测试结构的衬底之间的正向偏置电压，得到不同的衬底电流峰值，通过线性外推法得到两种正向偏置电压为零时所分别对应的衬底电流峰值，除以相应的系数得到所述p型MOS器件的栅氧化层以及n型MOS器件的栅氧化层的界面陷阱密度。

优选地，步骤S2具体为：在所述n型发射极与所述测试结构的衬底之间的正向偏置电压不变，且所述p型发射极与所述测试结构的衬底之间的正向偏置电压不变的情况下，改变测试温度值T，测量得到不同的衬底电流峰值，通过线性外推法得到等效于1/T为零时所对应的衬底电流峰值，除以相应的系数得到p型MOS器件的栅氧化层以及n型MOS器件的栅氧化层的界面陷阱密度。

优选地，所述衬底电流峰值与正向偏置电压的关系式如下：