[发明专利]低压差线性稳压器

说明书

技术领域

本发明涉及半导体电路设计领域，更具体地说，本发明涉及一种低压差线性稳压器。

背景技术

低压差线性稳压器LDO（low dropout regulator）是相对于传统的线性稳压器来说的一种电源转换芯片。传统的线性稳压器都要求输入电压要比输出电压高出2v～3V以上，否则就不能正常工作。但是在一些情况下，无法满足输入电压要比输出电压高出2v～3V以上这样的要求，例如5v的输入转3.3v的输出的情况，输入与输出的压差只有1.7v，显然是不满足条件的。针对这种情况，提出了低压差线性稳压器LDO类的电源转换芯片。

图1示意性地示出了根据现有技术的低压差线性稳压器的框图。

如图1所示，根据现有技术的低压差线性稳压器包括：误差放大器EA、缓冲器BF、第一旁通P型MOS晶体管Mp1、第一电阻器R1、第二电阻器R2、串联电阻器ESR以及串联电容器CL。

其中，所述误差放大器EA的输出端连接至所述缓冲器BF的输入端，所述缓冲器BF的输出端连接至所述第一旁通P型MOS晶体管Mp1的栅极，所述第一旁通P型MOS晶体管Mp1的源极连接至电源电压，所述第一旁通P型MOS晶体管Mp1的漏极作为所述低压差线性稳压器的输出端VOUT，并且所述第一旁通P型MOS晶体管Mp1的漏极连接至所述第一电阻器R1的第一端并连接至所述串联电阻器ESR的第一端，所述第一电阻器R1的第二端连接至所述第二电阻器R2的第一端并连接至所述误差放大器EA的输入端，所述串联电阻器ESR的第二端连接至所述串联电容器CL的第一端；所述第二电阻器R2的第二端以及第二电阻器R2的第二端均接地。

其中，所述误差放大器EA包括：第一电流源A1、第一PMOS晶体管M1、第二PMOS晶体管M2、第三NMOS晶体管M3以及第四NMOS晶体管M4。其中，所述第一电流源A1的输出端连接至所述第一PMOS晶体管M1的源极和所述第二PMOS晶体管M2的源极，所述第一PMOS晶体管M1的栅极作为所述误差放大器EA的输入端，所述第二PMOS晶体管M2的栅极输入参考电压VREF，所述第一PMOS晶体管M1的漏极连接至所述第三NMOS晶体管M3的源极，所述第二PMOS晶体管M2的漏极连接至所述第四NMOS晶体管M4的源极，所述第一PMOS晶体管M1的连接至所述第三NMOS晶体管M3的栅极以及所述第四NMOS晶体管M4的栅极。所述第三NMOS晶体管M3的源极以及所述第四NMOS晶体管M4的源极接地。

对于传统的低压差线性稳压器，由于功耗的原因，缓冲器BF的电压转换速率不高。根据对于传统的低压差线性稳压器，如果要实现更大的电压转换速率，必须增大缓冲器的电流，从而造成更大的功耗。其中电压转换速率（Slew Rate，简写为SR）简称压摆率，其定义是在1微秒或者1纳秒等时间里电压升高的幅度，换言之是方波电压由波谷升到波峰所需时间。

而且，随着对低压差线性稳压器的更高的电压转换速率的要求，期望能够提供一种在不增大功耗的情况下提高电压转换速率的低压差线性稳压器。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够在不增大功耗的情况下提高电压转换速率的低压差线性稳压器。