[发明专利]自适应输入/输出缓冲器及其使用方法

说明书

本申请是国际申请日为2004年10月14日、中国国家阶段申请号为200480037752.X、题为“自适应输入/输出缓冲器及其使用方法”的发明专利申请的分案申请。

发明背景

随着数字系统中使用的频率的增加，满足定时约束变得更加困难或者甚至是不可能的。

例如，公共时钟总线协议被用来在存储器器件和存储器控制器间传递数据、地址和控制信号。这些信号相对于存储器器件和存储器控制器两者公共的时钟而被采样。随着公共时钟的周期减少到与总线上的建立（set-up）和维持（hold）时间要求相同的量级（order），在信号定时（timing）中涉及的印刷电路板和不同半导体的制造公差（tolerance）可能没有严格到足以保证所有具有类似配置的系统可以满足定时要求。

此外，在例如个人计算机（PC）的“开放式”系统中，很多不同的系统配置是可能的，该系统具有来自不同来源的印刷电路板和不同类型和数量的存储器设备。每种这样的配置可以具有不同的定时特性并且这些整体的特性可能超出存储器控制器的定时公差。

因此，具有特定配置的系统可能不能运转，而其他的系统可能具有边缘操作并且可能在某些环境条件下不能运转。

附图简要说明

在附图的视图中，本发明的实施例以实施例的形式，而非限制性的形式来示出，其中：

图1是其上安装了器件和控制器的印刷电路板的方框图；

图2和图3是帮助理解本发明的一些实施例的示例性的时序图；

图4图示设置和调整定时参数的方法的流程图；

图5图示产生查找表的示例性方法的流程图；

图6图示确定要编程到驱动阻抗（driving impedance）控制寄存器和输出延迟（delay）控制寄存器的数值（digital value）的示例性方法的流程图；

图7图示要编程到输出延迟控制寄存器和输入延迟控制寄存器的数值的示例性校准（calibration）序列的流程图；

图8图示要编程到输出延迟控制寄存器和输入延迟控制寄存器的数值的示例性的校准算法的流程图；

图9是包括印刷电路板的装置的方框图，该印刷电路板具有安装在其之上的存储器控制器；

图10A-10D图示要编程到图9的存储器控制器的延迟控制寄存器的数值的示例性校准序列的流程图；以及

图11是根据本发明的一些实施例的示例性可编程延迟单元的简化示意图。

应该可以意识到，为了描述的简单和清晰，图中所示的要素不一定按照比例来绘制。例如，为了清晰起见，一些要素的尺寸可能相对于其他要素被放大了。此外，在被认为适当的地方，在图中重复了标号，用来指示对应的或类似的要素。

发明详细说明

在以下详细描述中，阐述了大量具体的细节以提供对本发明的实施例的透彻理解。然而，本领域普通技术人员将会理解，可在无需这些具体的细节的情况下实现本发明的实施例。此外，没有详细描述公知的方法、过程、组件和电路，以免模糊本发明。

以下详细描述的一些部分是根据算法和对计算机存储器中的数据位或二进制数字信号的操作的符号表示来介绍的。这些算法描述和表示可以是数据处理领域内的技术人员使用的技术，以将他们工作的内容传达给本领域的其他技术人员。

本发明的一些实施例涉及设置和/或动态调整控制器的物理组件（component）的参数，该设置和/或动态调整操作基于电气耦合到控制器的一个或更多个器件（device）的属性，并且基于将一个或更多个器件电气耦合到控制器的介质的属性。其参数正被设置和/或被调整的物理组件可以包括那些使得由控制器发送的电信号能够被一个或更多个器件准确接收的组件，以及那些使得由一个或更多个器件发送的电信号能够被控制器准确接收的组件。

如图1所示，根据本发明的一些实施例，印刷电路板（PCB）2可以包括控制器4、一个或更多个器件6、导体8和导体10。可选地，PCB 2可以包括图形芯片5。控制器4的示例的非穷尽列表包括中央处理单元（CPU）和存储器控制器。例如，控制器4可以具有驱动控制信号执行读和写命令的能力，并且导体8和导体10可以是那些控制信号的总线的部分。器件6的示例的非穷尽列表可以包括存储器器件和协处理器。以下描述针对单个器件6，但本发明的范围不限于此。