[发明专利]栅电极的形成方法

说明书

技术领域

本发明涉及半导体制造技术，更具体地说，涉及一种栅电极的形成方法。 

背景技术

在CMOS制造工艺中，栅电极的形成是非常重要的环节，栅电极的尺寸及质量直接影响到最终器件的性能。 

目前，栅电极的图案化主要采用线条-刻线（line-and-cut）的双图案化技术，在刻蚀栅电极材料层形成栅电极时，采用先切断后刻蚀的方法形成栅电极，图1至图3示出了采用现有技术中的鳍型结构衬底的双图案化技术形成栅电极的各个阶段结构的俯视图。首先，如图1所示，通过涂覆光刻胶并利用掩模板进行第一次曝光，并显影，形成与后续形成的栅电极图案相对应的的线条形状的曝光图案（以下称为线条）104，这些线条104相互平行、具有相同的特征尺寸（Critical Dimension，CD）和间距（pitch）；而后，如图2所示，借助切断掩模板对线条104进行第二次曝光，并显影，进而在预定的区域将线条104刻断，从而形成需要形成的栅电极的掩膜图案106；最后，以此掩膜图案106为掩膜，刻蚀栅电极材料层102形成栅电极102a，并去除掩膜图案106，形成如图3中所示的栅电极结构。这种先切断后刻蚀的双图案化方法减少了设计规则的数量、减少了临近效应、改善了光刻过程中对线宽的控制。 

然而，随着器件尺寸的不断减小，却会对栅电极端对端（tip to tip）间距带来影响，而且随着金属栅电极和高k工艺的不断发展以及特征尺寸的不断减小，栅电极的图案化越来越困难，尤其是对于鳍型场效应晶体管（FINFET），对线条-刻线（line-and-cut）的双图案化技术变得越来越挑战。 

发明内容

本发明实施例提供一种栅电极的形成方法，改善了栅电极端对端（tip to tip）间距。 

为实现上述目的，本发明实施例提供了如下技术方案： 

一种栅电极的形成方法，包括： 

提供衬底，所述衬底上覆盖有栅电极材料层； 

在所述衬底上形成相互平行的连续的栅条； 

环绕所述相互平行的连续的栅条形成侧墙； 

在第一预定区域电隔离所述相互平行的连续的栅条，形成隔离的栅电极。 

优选地，所述提供衬底包括： 

提供基底； 

在所述基底上形成相互平行的连续的鳍线，其中所述鳍线所沿的方向与所述栅条所沿的方向相交； 

在第二预定区域电隔离所述相互平行的连续的鳍线，形成隔离的鳍。 

优选地，所述提供衬底还包括： 

在所述隔离的鳍外部覆盖栅电介质层。 

优选地，所述提供衬底还包括： 

在所述第二预定区域切断所述栅电介质层。 

优选地，所述在第一预定区域电隔离所述相互平行的连续的栅条，包括： 

在所述第一预定区域切断所述相互平行的连续的栅条，和/或， 

将所述第一预定区域处的栅条转变为绝缘材料，使所述栅条电隔离。 

优选地，所述环绕所述相互平行的连续的栅条形成侧墙后，在第一预定区域电隔离所述相互平行的连续的栅条前，所述方法还包括： 

去除所述连续的栅条以在所述侧墙内侧形成开口槽；在所述开口槽内形成替代栅条。 

优选地，所述切断所述相互平行的连续的栅条包括： 

采用刻蚀、激光束或者电子束的方法切断所述连续的栅条。 

优选地，所述方法还包括： 

在所述第一预定区域两侧切断所述相互平行的连续的栅条两侧的所述侧墙。 

优选地，所述切断所述相互平行的连续的栅条前，还包括： 

在所述侧墙的两侧形成金属侧壁； 

所述方法还包括： 

在所述第一预定区域切断所述金属侧壁。 

优选地，在切断连续的栅条之后，还包括：在栅条两侧的衬底中形成源漏区、在栅条两侧的衬底上形成金属硅化物层、在侧墙的侧壁上形成源漏区的金属接触和/或在所述衬底及所述栅条上形成应力层。 

优选地，在形成侧墙之后、切断相互平行的连续的栅条之前，还包括：在栅条两侧的衬底中形成源漏区、在栅条两侧的衬底上形成金属硅化物层和/或在所述衬底及所述栅条上形成应力层。 

优选地，所述相互平行的栅条之间的距离相同。 

优选地，所述相互平行的栅条的宽度相同。