[发明专利]一种支持多模式的并行FFT信号处理器及方法

权利要求书

1.一种支持多模式的并行FFT信号处理器，输入数据流为M路，其特征在于，所述信号处理器包括：

1个多路分集模块，具有L个输入端子和2^K个输出端子，每个输入端子接收1路或多路输入数据流，该多路分集模块基于按时间抽选的基-2^PFFT算法，将每路输入数据流平均分组并输出，每个输出端子连接一个FFT变换模块，其中K≥1，P≥1；

2^K个FFT变换模块，每个FFT变换模块对连接到其输入端子的数据流做FFT变换，输出端子连接到FFT数据后处理模块；

1个FFT数据后处理模块，具有2^K输入端子和2^K个输出端子，每个输入端子连接1个FFT变换模块的输出端子，所述FFT数据后处理模块基于按时间抽选的基-2^P FFT算法，将每路输入数据流的FFT变换结果在频域分组并行输出。

2.根据权利要求1所述的处理器，其特征在于，所述2^K个FFT变换模块，每个都具有基-2^J的单路延迟反馈的架构，J≥1。

3.根据权利要求1所述的处理器，其特征在于，所述FFT变换模块，根据输入数据的有效性，对FFT变换进行时钟控制。

4.一种支持多模式的并行FFT信号处理方法，输入数据流为M路，所述FFT的并行路数为2^K路，K≥1，其特征在于，所述方法包括以下步骤：

首先进行多路分集：基于按时间抽选的基-2^P FFT算法，将每路输入数据流平均分组，并行输出分组得到的2^K路分组数据流，其中，P≥1；

然后进行FFT变换：对2^K路分组数据流并行执行2^K路FFT变换，并行输出2^K路FFT数据流；

最后进行FFT后处理：基于按时间抽选的基-2^P FFT算法，对2^K路FFT数据流进行调整，将每路输入数据流的FFT变换结果在频域分组并行输出。

5.根据权利要求4所述的方法，其特征在于，所述2^K路FFT变换，每路都采用基-2^J的单路延迟反馈算法，其中J≥1。

6.根据权利要求4所述的方法，其特征在于，根据输入数据的有效性，对FFT变换进行时钟控制。