[发明专利]嵌入CPU的FPGA及其启动方法

说明书

技术领域

本发明涉及通信技术领域，尤指一种嵌入中央处理器CPU的可编程门阵列FPGA及其启动方法。

背景技术

目前在嵌入式的无线通信基础设施等应用领域，要求集成芯片成本更低、功耗更低、尺寸更小，这些要求正在推动着现场可编程门阵列（Field Programmable Gate Array，FPGA）、中央处理器（Center Process Unit，CPU）、数字信号处理器（Digital Signal Processing，DSP）等不同技术进行融合。

其中，常用的是同时使用独立的FPGA和CPU，但是这种模式存在很多缺陷：印刷电路板（Printed Circuit Board，PCB）所占面积较大，布线难度较高；功耗较大，散热效果不佳；FPGA和CPU之间的信号传输问题影响总体性能的发挥；硬件系统的复杂性增加了开发成本等等。

随着可编程片上系统（System On a Programmable Chip，SOPC）的发展，将CPU嵌入到FPGA中来取代同时使用独立的FPGA与CPU的模式，嵌入CPU的FPGA能够解决上述同时使用独立的FPGA与CPU模式下的各种缺陷，已成为业内的热点研究课题。

嵌入CPU的FPGA的启动方法是：预先将用于启动FPGA的硬件程序和CPU执行的应用程序整合在一起并存储在外设的目标闪存（FLASH）中，FPGA上电后，将存储于目标FLASH中且整合在一起的硬件程序和应用程序加载到FPGA中，完成FPGA的启动。一旦FPGA需要升级，也就是FPGA中的应用程序需要升级时，需要将原有的硬件程序和升级后的应用程重新整合在一起，并存储在目标FLASH中，然后加载到FPGA中，重新整合后的硬件程序和应用程序替代原有的整合在一起的硬件程序和应用程序，而原有的整合在一起的硬件程序和应用程序会被删除。若FPGA加载重新整合在一起的硬件程序和升级后的应用程序失败，也就是说FPGA升级失败，由于FPGA不能成功加载重新整合在一起的硬件程序和升级的应用程序，而原有整合在一起的硬件程序和应用程序已被删除，那么FPGA就无法正常启动。可见，现有的嵌入CPU的FPGA的启动方法，一旦FPGA升级失败，就会导致FPGA不能正常启动。因此，现有的嵌入CPU的FPGA的启动方法不能确保FPGA能够正常启动。

发明内容

本发明实施例提供一种嵌入中央处理器CPU的可编程门阵列FPGA及其启动方法，用以解决现有的嵌入CPU的FPGA的启动方法中存在的不能确保FPGA能够正常启动的问题。

一种嵌入中央处理器CPU的可编程门阵列FPGA的启动方法，包括：

嵌入中央处理器CPU的可编程门阵列FPGA上电后，从目标FLASH中获取启动FPGA的硬件程序；

调用获取的硬件程序加载所述目标FLASH中的启动应用程序的引导程序后，启动所述CPU；

调用启动的所述CPU执行所述引导程序，确定所述目标FLASH中的代码区和备份区；其中，所述代码区存储升级后的应用程序，所述备份区存储的升级前的应用程序；以及

加载并启动所述代码区的应用程序，若启动失败次数大于设定次数，加载并启动所述备份区的应用程序。

一种嵌入中央处理器CPU的可编程门阵列FPGA，包括：

硬件程序获取单元，用于自身所在的嵌入中央处理器CPU的可编程门阵列FPGA上电后，从目标闪存FLASH中获取启动FPGA的硬件程序；

CPU启动单元，用于调用获取的硬件程序加载所述目标FLASH中的启动应用程序的引导程序后，启动所述CPU；

应用程序启动单元，用于调用启动的所述CPU执行所述引导程序，确定所述目标FLASH中的代码区和备份区；其中，所述代码区存储升级后的应用程序，所述备份区存储的升级前的应用程序；以及加载并启动所述代码区的应用程序，若启动失败次数大于设定次数，加载并启动所述备份区的应用程序。

本发明有益效果如下：