[发明专利]动态频率调整

说明书

技术领域

本发明总体上涉及微处理器，尤其涉及微处理器中的动态频率调整。

背景技术

在今天的市场中，对使用较少功率的高性能计算设备有需求。一个实例是移动设备，其可通过运行来关闭用于听音乐、浏览网页或者看电影的电池电源。然而，新的高性能硬件解决方案可能比前一代方案耗费更多功率。出现的片上系统(SoC)和三维集成电路(“3DIC”)设计尤其是这样。因而，当设计新的计算设备时，用功率限制去平衡期望的性能会是有帮助的。

硬件部件(例如CPU)可动态改变它们的频率以平衡性能和功耗。以低频运行可以降低功耗但是以牺牲性能为代价，而以高频运行可提高性能但是消耗较多功率。这种动态调整通常称为动态频率调整(“DFS”)或者动态电压和频率调整(“DVFS”)。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种具有被编程以执行进程的处理器的计算机，包括：

处理单元仿真器；

至少一个硬件部件仿真器；

系统总线仿真器，与所述处理单元仿真器和所述至少一个硬件部件仿真器通信；以及

总线监控单元(BMU)，被配置成监控所述处理单元仿真器和所述至少一个硬件部件仿真器之间的通信量，所述BMU还被配置成在非暂时性计算机可读存储介质中记录总线使用数据，其中所述总线使用数据包括交易时间，所述交易时间表示所述至少一个硬件部件仿真器花费在处理任务上的时间。

在可选实施例中，所述处理单元仿真器是被配置成仿真硬件处理器的指令集仿真器(ISS)。

在可选实施例中，所述BMU被配置成在所述非暂时性计算机可读存储介质中记录多个交易时间，其中每一个交易时间都与一个硬件部件仿真器关联。

在可选实施例中，所述计算机环境仿真器基于所述交易时间周期性调节所述处理单元仿真器的频率。

在可选实施例中，所述计算机环境仿真器是硬件系统的电子系统级(ESL)设计。

在可选实施例中，在交易级模型(TLM)中具体化所述ESL设计。

在可选实施例中，所述系统总线仿真器是配置成将有效载荷从TLM发起端端传输到TLM目标端的TLM总线。

在可选实施例中，所述硬件系统的所述ESL设计是片上系统(SoC)的设计。

在可选实施例中，所述处理器被配置成将总线使用数据写入存储在所述非暂时性计算机可读存储介质上的数据库。

根据本发明的另一个方面，还提供了一种方法，包括：

为运行在计算机仿真器上的多个应用任务确定总运行时间；

基于所述应用任务花费在利用至少一个硬件部件仿真器上的时间确定第一交易时间，所述硬件部件仿真器不是处理单元仿真器；

根据所述总运行时间和所述第一交易时间计算第二交易时间；

根据所述第二交易时间、所述第一交易时间以及总交易时间确定是否调节所述处理单元仿真器的频率；以及

调节所述处理单元仿真器的频率。

在可选实施例中，确定所述第一交易时间进一步包括以下步骤：针对从发起端设备传送到目标端设备的第一有效载荷监控系统总线仿真器；接收来自所述目标端设备的第二有效载荷，其中所述第二有效载荷包含表示所述目标端设备花费在处理所述第一有效载荷上的时间的交易时间；将所述交易时间存储到存储器中；根据存储在所述存储器中的所述交易时间计算所述第一交易时间。

在可选实施例中，确定所述第一交易时间进一步包括以下步骤：针对从发起端设备传送到目标端设备的第一有效载荷监控系统总线仿真器；记录所述第一有效载荷传送到存储器中的时间；接收来自所述目标端设备的第二有效载荷；计算所述第一有效载荷的提交时间和所述第二有效载荷的接收时间的差值；以及将所述差值作为所述第一交易时间存储在存储器中。

在可选实施例中，基于所述第二交易时间和所述总交易时间之间的比值调节所述频率。

在可选实施例中，所述比值被用户定义的数值偏移。

在可选实施例中，如果当前频率相对于所述比值为低，则提高所述频率。

在可选实施例中，如果当前频率相对于所述比值为高，则降低所述频率。

根据本发明的又一个方面，提供了一种被编码有程序代码的非暂时性机器可读存储介质，当所述程序代码被处理器执行时，所述处理器执行包括以下步骤的方法：

建立被配置成仿真硬件环境的计算机仿真器，其中所述计算机仿真器包括至少一个高频硬件部件仿真器和至少一个低频硬件部件仿真器；