[发明专利]一种半导体器件的制造方法

说明书

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种用于后形成高k介电层的高k-金属栅工艺的在高k介电层和沟道区之间形成界面层的方法。

背景技术

在下一代集成电路的制造工艺中，对于互补金属氧化物半导体（CMOS）的栅极的制作，通常采用高k-金属栅工艺。对于具有较高工艺节点的晶体管结构而言，所述高k-金属栅工艺通常为后栅极(gate-last)工艺，其典型的实施过程包括：首先，在半导体衬底上形成虚拟栅极结构，所述虚拟栅极结构由自下而上的层间介电层、高k介电层、和牺牲栅电极层构成；然后，在所述虚拟栅极结构的两侧形成栅极间隙壁结构，之后去除所述虚拟栅极结构的牺牲栅电极层，在所述栅极间隙壁结构之间留下一沟槽；接着，在所述沟槽内依次沉积功函数金属层（workfunction metal layer）、阻挡层（barrier layer）和浸润层（wetting layer）；最后进行金属栅（通常为铝）的填充。

当晶体管结构的工艺节点达到22nm以下时，在采用上述后栅极工艺制作晶体管的过程中，后续工艺过程对早先形成的高k介电层造成不利的影响，进而使晶体管的可靠性发生退化。为此，通常采用后形成高k介电层的高k-金属栅工艺来制作此类晶体管，其典型的实施过程包括：首先，在半导体衬底上形成虚拟栅极结构，所述虚拟栅极结构由自下而上的栅极介电层和牺牲栅电极层构成；然后，在所述虚拟栅极结构的两侧形成栅极间隙壁结构，之后去除所述虚拟栅极结构，在所述栅极间隙壁结构之间留下一沟槽；接着，在所述沟槽中依次形成界面层（interfacial layer）和高k介电层，之后在所述沟槽内依次沉积功函数金属层、阻挡层和浸润层；最后进行金属栅的填充。

在后形成高k介电层的高k-金属栅工艺的实施过程中，出于控制热预算的考虑，所述界面层的形成需要在低温条件下进行，因此，常用的化学气相沉积工艺不再适用。当应用湿法化学氧化法时，形成的所述界面层的质量又达不到要求。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上依次形成一栅极介质层和一栅极材料层；蚀刻所述栅极介质层和所述栅极材料层，以在所述半导体衬底上形成伪栅极结构；在所述伪栅极结构的两侧形成紧靠所述伪栅极结构的侧壁结构；去除所述伪栅极结构，在所述侧壁结构之间形成栅沟槽；采用分子束外延工艺在所述栅沟槽中形成一界面层；在所述栅沟槽中依次形成一高k介电层和一功函数金属层；实施金属栅的回填；执行一研磨过程，以去除形成在所述栅沟槽外部的金属栅、功函数金属层、高k介电层和界面层。

进一步，所述栅极介质层的材料为氮氧化硅或者氧化硅。

进一步，所述栅极材料层的材料为非晶硅。

进一步，所述侧壁结构包括至少一层氧化物层和/或至少一层氮化物层。

进一步，在形成所述侧壁结构之前，还包括以所述伪栅极结构为掩膜，在所述半导体衬底中形成低掺杂源/漏区和袋状区的步骤。

进一步，在形成所述侧壁结构之后，还包括以所述侧壁结构为掩膜，在所述半导体衬底中形成重掺杂源/漏区的步骤。

进一步，在形成所述重掺杂源/漏区之后，还包括在所述侧壁结构两侧的源/漏区上形成自对准硅化物的步骤。

进一步，在形成所述自对准硅化物之后，还包括形成一接触孔蚀刻停止层，以至少覆盖所述伪栅极结构的步骤。

进一步，所述接触孔蚀刻停止层的材料为氮化硅。

进一步，在形成所述接触孔蚀刻停止层之后，还包括以下步骤：形成一层间介质层，以覆盖所述接触孔蚀刻停止层；研磨所述层间介质层和所述接触孔蚀刻停止层，以露出所述伪栅极结构的顶部。

进一步，所述层间介质层的材料为氧化物。

进一步，所述界面层的材料为硅氧化物。

进一步，执行所述分子束外延工艺时，硅分子束通过电子蒸发固体硅源得到，硅的沉积速率由石英晶振控制，氧气的分压由离子规监测，形成的所述硅氧化物中氧的浓度由在位俄歇电子谱得到。

进一步，执行所述分子束外延工艺时，所述半导体衬底的温度控制在500℃。

进一步，采用化学气相沉积工艺形成所述高k介电层。

进一步，采用原子层沉积工艺或物理气相沉积工艺形成所述功函数金属层。

进一步，所述功函数金属层包括一层或多层金属。

进一步，采用化学气相沉积工艺或物理气相沉积工艺进行所述金属栅的回填。