[发明专利]一种沟槽MOSFET及其制造方法

说明书

技术领域

本发明属于基本电气元件领域，涉及半导体器件的制备，特别涉及一种沟槽MOSFET及其制造方法。

背景技术

沟槽MOSFET是微电子技术和电力电子技术融合起来的新一代功率半导体器件，因其具有高耐压，大电流，高输入阻抗，低导通电阻，开关速度快等优势，广泛应用于DC-DC转换器，稳压器，电源管理模块，汽车电子及机电控制等领域。

传统的中压沟槽MOSFET采用离子注入形成分压环的结构来控制器件的耐压，以n型器件为例，制造流程包括：提供n+型半导体衬底，在这个第一导电类型的重掺杂区域的半导体衬底上生长一层第一导电类型的轻掺杂外延层，在此外延层上通过光刻，刻蚀等工艺将每层掩膜版上的图形转移到硅片上，然后通过不同离子注入形成器件结构。

图1是现有技术中沟槽MOSFET结构剖面图，图2-图16是图1中所示沟槽MOSFET的制作流程图，从图2-图16中可见，传统沟槽MOSFET的工艺流程包括七次光刻过程，这种传统沟槽MOSFET的具体制作流程是：

第一步：如图2所示，提供第一导电类型的衬底001；

第二步：如图3所示，在第一导电类型衬底001上淀积形成第一导电类型轻掺杂外延层002；

第三步：如图4所示，在第一导电类型轻掺杂外延层002上淀积形成场氧化层003；

第四步：如图5所示，在场氧化层003上通过光刻界定体区的注入范围；

第五步：如图6所示，在第一导电类型外延层002表面通过光刻界定第二导电类型重掺杂的分压环004，分压环004是利用掩膜版，光刻胶，通过曝光、显影露出需要进行离子注入的区域，然后进行离子注入而形成的；

第六步：如图7所示，于第一导电类型轻掺杂外延层上通过光刻形成沟槽005，该沟槽005是利用掩膜版，光刻胶，通过曝光、显影露出需要刻蚀的沟槽的上表面，刻蚀形成；

第七步：如图8所示，在沟槽005的区域淀积氧化层，经过一定温度退火后形成厚度为800埃的栅氧化层006；

第八步：如图9所示，在沟槽005的区域淀积多晶硅，此多晶硅为形成MOSFET的栅极材料；

第九步：如图10所示，在第一导电类型轻外延层002表面进行离子注入形成第二导电类型轻掺杂区007，即体区；

第十步：如图11所示，在第二导电类型外延层002表面通过光刻界定第一导电类型重掺杂区008，重掺杂区008是利用掩膜版，光刻胶，通过曝光、显影露出需要进行离子注入的区域，然后进行离子注入而形成的；

第十一步：如图12所示，淀积介质层009；

第十二步：如图13所示，在介质层009表面通过光刻界定接触孔区域，并通过多晶硅及硅刻蚀形成接触孔区010；

第十三步：如图14所示，在介质层009及接触孔区010表面淀积金属；

第十四步：如图15所示，通过光刻并刻蚀形成外围金属层011，栅极金属层012及源极金属层013；

第十五步：如图16所示，通过光刻界定出钝化层014。

这种传统沟槽MOSFET需要七次不同的光刻来界定器件的不同区域，这七次光刻过程分别用于形成体区，分压环，沟槽，源极，接触孔，金属层以及钝化层，在制作每一层图形时都需要涂胶，曝光，显影，刻蚀等工艺步骤，导致工艺流程时间长，在大量生产过程中，生产成本较高。

发明内容

本发明旨在至少解决现有技术中存在的技术问题，特别创新地提出了一种沟槽MOSFET及其制造方法。

为了实现本发明的上述目的，根据本发明的第一个方面，本发明提供了一种沟槽MOSFET，其包括：衬底及其上形成的外延层，所述外延层的导电类型与所述衬底的导电类型相同；形成在所述外延层内的沟槽及被所述沟槽分割的轻掺杂区，所述轻掺杂区的导电类型与所述衬底的导电类型相反，所述沟槽包括第一沟槽、第二沟槽、第三沟槽和第四沟槽；在所述沟槽的内表面形成有第一介质层，在所述沟槽内的第一介质层上形成有导电的填充层，所述填充层将所述沟槽充满；在所述第三沟槽和第四沟槽之间的轻掺杂区内形成有重掺杂区，所述重掺杂区的导电类型与所述衬底的导电类型相同；以及外围金属层，栅极金属层，源极金属层和漏极金属层，所述外围金属层形成在所述第一沟槽之上，所述栅极金属层形成在所述第二沟槽之上，所述源极金属层形成在所述第三沟槽和第四沟槽之间的外延层之上，所述漏极金属层形成在所述衬底之下。