[发明专利]化学机械研磨去除率计算的方法及设备

说明书

技术领域

本发明涉及CMP制造工艺和CMP建模技术领域，具体而言，本发明涉及化学机械研磨去除率计算的方法及设备。

背景技术

化学机械研磨（CMP，Chemical Mechanical Polishing）作为可制造性设计工艺解决方案的关键环节，是目前超大规模集成电路制造中唯一能够实现全局平坦化的超精细加工技术，现已广泛用于集成电路芯片、微型机械系统等表面的平整化。

高介电常数栅电介质和金属栅极技术（HKMG，High-k Metal Gate）使摩尔定律在45/32纳米节点得以延续。目前的HKMG工艺有两种主流整合方案，分别是“先栅极”和“后栅极”。“后栅极”又称为可替换栅极（以下简称RMG），使用该工艺时高介电常数栅电介质无需经过高温步骤，芯片的可靠性更高。因此业界在制造高性能芯片时更倾向于选择RMG工艺。然而，RMG工艺流程涉及更多的工艺步骤，面临更多的工艺难关和设计限制，平坦度极难达标。

研磨去除率（MRR，Material Removal Rate）作为描述芯片表面高度变化快慢的重要指标，在CMP的模型机理分析中成为广泛关注和研究的重点，一旦获取MRR，即可进一步将其用于计算研磨芯片表面的瞬时高度变化，给出芯片表面的实时轮廓和特征，并可将计算结果用于版图设计、电特性分析等应用流程，因此，如何获取准确可靠的研磨去除率计算公式成为CMP模型机理分析的重要因素。

目前，由于化学机械研磨的过程极为复杂，CMP的过程控制仍停留在经验实证阶段，单用一种模型或手段难以真正揭示研磨成分间的相互作用规律，获取准确合理的研磨去除率公式，现有的关于各种化学因素的分析一般都只在一定程度上定性或半定量地对实验测量的数据进行解释和说明，因此，只有对CMP的各种过程参数、研磨界面间的接触形态及研磨液的流体状况进行深入分析，才能充分揭示CMP的研磨机理，不断满足飞速发展的集成电路制造工艺需求。

为了获得一个合理描述化学、机械及流体效应的CMP研磨去除率公式，本发明综合考虑研磨粒子和研磨垫对芯片接触及非接触受力、研磨液对芯片的化学效应、研磨液的流动状况以及外界温度等多重影响，从研磨垫、研磨粒子、研磨液、芯片、外界温度及工艺等角度对芯片表面去除进行全方位刻画，获得具有广泛适用性的芯片表面研磨去除的处理方法。一般而言，国内外工程应用领域求解研磨去除率比较常见的方法是采用玻璃抛光行业常用的经验型Preston方程：MRR＝kPV，其中，V是芯片和研磨垫之间的相对滑动速率（单位时间内的相对滑动距离），P是施加于芯片表面的外部压力，k是Preston系数，一般在CMP的应用中，其他各种因素主要通过系数k来体现。然而，k具体依赖于哪些因素，至今并无定论，如何把k解析为更加合理有效的包含化学、机械、流体等参数的函数，无论对CMP的机理分析，还是对CMP的工艺开发都具有重要指导意义。

因此，有必要提出有效的技术方案，以解决化学机械研磨去除率计算的问题。

发明内容

本发明的目的旨在至少解决上述技术缺陷之一，特别是通过分析研磨去除率的各个因素，优化研磨去除率的计算。

本发明实施例一方面提出了一种化学机械研磨去除率计算的方法，包括以下步骤：

确定研磨去除率计算公式MRR＝kPV，其中，V是芯片和研磨垫之间的相对滑动速率，P是施加于芯片表面的外部压力，k是Preston系数；

分析影响研磨去除率的因素，得到影响研磨去除率所述因素的函数方程；

将所述因素的函数方程代入MRR＝kPV中，得到研磨去除率的具体计算公式，根据所述具体计算公式计算研磨去除率MRR。

本发明实施例另一方面还提出了一种化学机械研磨去除率计算的设备，包括选择模块、分析模块和运算模块。

所述选择模块，用于选定研磨去除率计算公式MRR＝kPV，其中，V是芯片和研磨垫之间的相对滑动速率，P是施加于芯片表面的外部压力，k是Preston系数；

所述分析模块，用于分析影响研磨去除率的因素，得到影响研磨去除率所述因素的函数方程；

所述运算模块，用于将所述因素的函数方程代入MRR＝kPV中，得到研磨去除率的具体计算公式，根据所述具体计算公式计算研磨去除率MRR。

本发明实施例另一方面还提出了一种化学机械研磨模拟过程中表面形貌获取方法，包括：