[发明专利]优化多管芯微处理器中的频率和性能的方法、设备和系统

权利要求书

1.一种处理器，包括：

多个核；和

加速模式装置，用于至少部分通过使所述多个核中至少一个核的工作频率在所述多个核中至少一个其它核空闲的时段期间增加来实现所述处理器的改进性能，其中所述多个核中所述至少一个其它核要通过串行接口将核的功率状态传递给所述加速模式装置。

2.如权利要求1所述的处理器，其中，在所述多个核中所述至少一个其它核空闲时，所述工作频率高于保证频率。

3.如权利要求1所述的处理器，其中，所述多个核中所述至少一个核要使用所述多个核中所述至少一个其它核的可用功率来增加所述多个核中所述至少一个核的工作频率。

4.如权利要求1所述的处理器，还包括：与所述多个核耦合的多个锁相环（PLL），其中所述多个锁相环中耦合到所述多个核中所述至少一个核的那个锁相环要增加所述多个核中所述至少一个核的工作频率。

5.如权利要求1所述的处理器，其中，所述多个核中的每个核分布在多个管芯中。

6.如权利要求5所述的处理器，其中，所述多个核要在一个或多个接口上发送和接收其功率状态。

7.如权利要求6所述的处理器，其中，所述一个或多个接口包括所述串行接口。

8.如权利要求7所述的处理器，其中，所述串行接口是双线接口。

9.如权利要求7所述的处理器，其中，所述串行接口包括专用串行链路接口。

10.如权利要求1所述的处理器，其中，所述加速模式装置包含在所述多个核中的一个核中。

11.如权利要求1所述的处理器，其中，所述处理器包括四核处理器。

12.一种系统，包括：

多核处理器装置，包括：

多个核； 

加速模式装置，用于使所述多个核中至少一个核的工作频率在所述多个核中至少一个其它核空闲的时段期间增加，其中所述多个核中所述至少一个其它核要通过串行接口将核的功率状态传递给所述加速模式装置；

耦合到所述多个核的存储控制器装置；和

耦合到所述多个核的输入/输出控制器装置；以及

耦合到所述多核处理器的存储器装置。

13.如权利要求12所述的系统，其中，在所述多个核中所述至少一个其它核空闲时，所述工作频率高于保证频率。

14.如权利要求12所述的系统，其中，所述多个核中所述至少一个核要使用所述多个核中所述至少一个其它核的可用功率来增加所述多个核中所述至少一个核的工作频率。

15.如权利要求12所述的系统，还包括：与所述多个核耦合的多个锁相环（PLL），其中所述多个锁相环中耦合到所述多个核中所述至少一个核的那个锁相环要增加所述多个核中所述至少一个核的工作频率。

16.一种处理器，包括：

第一核；

第二核；

第三核；

第四核；

串行链路接口，传递所述第一、第二、第三和第四核的功率状态和加速软件模式状态，其中所述串行链路接口是具有第一线和第二线的双线接口，所述第一线和所述第二线分别用于发送和接收所述功率状态和所述加速软件模式状态的从数据分组转换为串行流的数据串行流；和

频率选择逻辑，至少部分基于所述第一、第二、第三和第四核的功率状态和加速软件模式状态确定所述第一核的工作频率，其中基于活动核的数目为所述第一核选择可变频率。

17.如权利要求16所述的处理器，其中，所述频率选择逻辑要在活动核的数目为1时为所述第一核选择第一频率，在活动核的数目为2时为所述第一和第二核选择第二频率，在活动核的数目为3时为所述第一、第二和第三核选择第三频率，并且在所有核活动时为所有核选择第四频率。

18.如权利要求16所述的处理器，其中，在所述第二、第三和第四核中至少一个其它核空闲时，所述工作频率高于保证频率。

19.如权利要求18所述的处理器，其中，所述第一核要使用所述第二、第三和第四核中至少一个核的可用功率来增加所述工作频率。

20.如权利要求16所述的处理器，其中，所述频率选择逻辑是所述第一核的。