[发明专利]基于两级交换架构的DSP处理器阵列实现方法无效

专利信息
申请号: 201210296106.1 申请日: 2012-08-20
公开(公告)号: CN103631527A 公开(公告)日: 2014-03-12
发明(设计)人: 刘勤让;侯森;谈满堂;张兴明;张帆;杨镇西;曾威;张效军;杨森 申请(专利权)人: 中国人民解放军信息工程大学
主分类号: G06F3/06 分类号: G06F3/06
代理公司: 郑州大通专利商标代理有限公司 41111 代理人: 陈大通
地址: 450002 *** 国省代码: 河南;41
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 基于 两级 交换 架构 dsp 处理器 阵列 实现 方法
【说明书】:

 

(一)、技术领域:本发明涉及一种DSP处理器阵列实现方法,特别是涉及一种基于两级交换架构的DSP处理器阵列实现方法。

(二)、背景技术: 数字信号处理(DSP)芯片是一种特别适合进行数字信号处理运算的微处理器,它主要用来实时快速地实现各种数字信号处理算法。随着大规模集成电路技术的发展,DSP芯片得到了突飞猛进的发展,DSP芯片的应用越来越广泛,并逐渐成为电子产品更新换代的决定因素。

RapidIO架构是一种基于包交换的高速串行互连技术,用于芯片之间和底板内的互连。它的设计与最流行的网络处理器、主机处理器以及网络数字信号处理器相兼容。它满足了高性能嵌入式系统行业对内部系统互连的需求,包括可靠性、高带宽和更快的总线速率。RapidIO架构是对等的嵌入式处理器以及DSP、FPGA和ASIC组成的集群系统中理想的互连技术。

InfiniBand可用于底板间或服务器间的互连,它采用基于包交换的高速串行链路和可扩展的高速交换网络替代共享总线结构,可以在相对短的距离内提供高带宽、低延迟、可扩展的I/O互连。InfiniBand既可以处理存储I/O、网络I/O,也能够处理进程间通信(IPC)。它可以将磁盘阵列、SANs、LANs、服务器和集群服务器进行互联,也可以连接外部网络(比如WAN、VPN、互联网)。

目前的高性能服务器绝大部分是基于X86的高性能CPU处理器,而随着目前数字信号处理运算量的爆发性增长,DSP芯片的优势在实际应用中越来越显著。采用大规模DSP处理器阵列必将提高整个系统的运算性能和效率。

(三)、发明内容:

本发明要解决的技术问题是:克服现有技术的缺陷,提供一种基于两级交换架构的DSP处理器阵列实现方法,该方法能够提供更高的数字处理能力,有效提高了系统效能。

本发明的技术方案:

一种基于两级交换架构的DSP处理器阵列实现方法,具体为:采用两级交换互连的方式将N个高性能DSP处理器进行紧耦合连接,组成DSP处理器阵列,实现单片DSP处理器的多倍处理能力,大大提升了高速数字信号的处理能力;其中,一级互连通过RapidIO交换接口实现每个底板单元内的各DSP处理器间的互连,二级互连通过Infiniband交换接口实现M个底板单元间的连接;N、M为大于等于1的自然数;

在一级互连中,采用刀片服务器作为底板单元的底板,每个底板承载P片DSP处理器芯片,P为大于等于1的自然数;在每个底板单元内部,各DSP处理器芯片间通过SRIO技术交换互连,SRIO技术通过SRIO交换芯片实现,通过SRIO技术,任何一个DSP处理器芯片都可以访问其他DSP处理器芯片的资源,实现了网络上的设备资源共享;刀片服务器通过FPGA和连接器建立底板单元对外连接的IB接口,各DSP处理器芯片与FPGA通过SRIO技术交换互连,FPGA再通过连接器连接IB接口,IB接口是底板单元与外部进行数据高速交换的通道,数据交换的速率为40Gb/s;刀片服务器通过以太网接口芯片和转换器建立底板单元对外连接的以太网接口,各DSP处理器芯片分别与以太网接口芯片的各个分接口连接,以太网接口芯片的总接口通过转换器与以太网接口连接,FPGA通过MDIO接口对以太网接口芯片进行管理;每个底板单元提供10/100/1000M以太网接口供系统管理维护使用;各DSP处理器芯片还和存储器连接;每个底板单元配备时钟管理模块和电源管理模块,时钟管理模块主要控制底板单元中各功能模块之间的时钟频率,使各功能模块的时钟同步,电源管理模块给底板单元内的各功能模块提供驱动电源;刀片服务器通过微处理器进行内部管理,微处理器通过HPI接口与DSP处理器芯片连接,各DSP处理器芯片之间的数据传输采用包交换方式,在进行高性能计算时,涉及计算的中间结果无需在DSP处理器芯片和微处理器之间、各DSP处理器芯片之间进行数据交互,降低了整个底板单元的通信开销。

在二级互连中,Infiniband交换接口采用Infiniband交换芯片来实现,各底板单元的IB接口通过Infiniband交换芯片连接在一起。

存储器含有DDR2内存、FLASH和SRAM,在每个底板单元中,每个DSP处理器芯片通过DDR2内存控制器和一个DDR2内存连接,每个DSP处理器芯片通过EMIF口与一个FLASH和一个SRAM连接;通过SRIO技术,每个DSP处理器芯片上连接的存储器可以被其它DSP处理器芯片共享。

DDR2内存为4G 的DDR2内存,FLASH为4MB的FLASH,SRAM为8MB的SRAM。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国人民解放军信息工程大学,未经中国人民解放军信息工程大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201210296106.1/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top