[发明专利]半导体器件及其制造方法

说明书

相关申请的引用

本申请要求于2011年12月26日向韩国知识产权局提交的韩国专利申请第10-2011-0141939号的优先权，将其公开的内容通过引用结合于此。

技术领域

本发明涉及对电源装置中可能产生的直通短路（shoot-through）具有抗性（耐性）的半导体器件及其制造方法。

背景技术

通常，采用各种方案来实现满足各种用户需求的电子装置，并且这些电子装置可包括用于提供工作电力的电源装置以实现各种装置的功能。

由于电力转换效率、小型化等方面的优点，电源装置通常可采用开关模式电源类型。

图1是通常的电源装置的示意性电路图。

参考图1，通常的电源装置10可包括交替地开关输入电力的第一开关HS和第二开关LS、以及控制第一开关的开关和第二开关的开关的集成电路（IC）。

该通常的电源装置在随其采用同步降压转换器（synchronous buck converter）的情况下可能具有直通短路问题。

在这里，可以通过在第一开关HS和第二开关LS的交替开关周期之间强制分配死时间（dead time），解决该直通短路问题。

然而，在第一开关HS和第二开关LS的接触点处发生电压突变（dV/dt）的情况下，可能难以解决该直通短路问题。

换言之，在第一开关HS和第二开关LS的接触点发生电压突变（dV/dt）时，大位移电流（i）通过第二开关LS的栅漏电容部件（Cgd）流至第二开关LS的栅极端子。在这里，位移电流（i）的一部分（i1）流至串联连接栅极电阻部件（Rg）、栅极电感部件（Lg）和外部电阻器（Rext）的电路，然后流出至接地，而位移电流（i）的其他部分（i2）通过第二开关（LS）的栅源电容部件（Cg）流出至接地。

位移电流的一部分（i1）的剩余分量导致对于栅极电阻部件（Rg）和外部电阻器（Rext）的电位降。在这里，当该电位降大于第二开关LS的阈值电压时，第二开关被接通，因此，发生第二开关LS与先前已接通的第一开关HS一起被同时接通的直通短路现象。

因此，需要增加开关的栅源电容部件，其导致开关体积的增加。然而，可能难以在具有有限面积的半导体基底上制造期望数量的开关。

发明内容

本发明的一个方面提供了一种半导体器件及其制造方法，该半导体器件能够通过在连接至源极的电极和栅极的突起区域的侧面之间形成电容、并增大栅源电容来消除直通短路现象。

根据本发明的一个方面，提供了一种半导体器件，包括：半导体本体，具有预定的体积；源极，形成在半导体本体的上表面上；栅极，形成在半导体本体的沟槽中，并具有从半导体本体的上表面向上突起的突起区域，该沟槽其具有预定的深度并且该突起区域具有根据要设置的电容的水平而改变的突起高度；以及电极，电连接至源极，以与栅极的突起区域的侧面一起形成电容。

该半导体器件还可包括形成在半导体本体下表面上的漏极。

该半导体器件还可包括形成在栅极的突起区域和电极之间的电介质层。

源极、漏极和栅极可构成金属氧化物半导体场效应晶体管（MOSFET）。

栅极的突起区域的突起高度可比其宽度大至少0.5倍。

根据本发明的另一方面，提供了一种半导体器件的制造方法，该方法包括：制备具有预定的体积的半导体本体、在半导体本体上表面上形成的源极、在半导体本体的具有预定的深度的沟槽中形成并且具有从半导体本体的上表面向上突起的突起区域的栅极、以及覆盖栅极的突起区域的电极；磨削并去除用电极的被设置为覆盖栅极的突起区域的上表面的部分；并在栅极的突起区域的上表面上沉积氧化膜。

电极的制备可包括，通过改变栅极的突起区域的突起高度和电极的面向突起区域的侧面的长度，来设置期望的电容水平。

电极的制备可包括在半导体本体的下表面上形成漏极。

电极的制备可包括将电极电连接至源极。

栅极的制备可包括在栅极的突起区域和电极之间形成电介质层。

源极、漏极和栅极可构成金属氧化物半导体场效应晶体管（MOSFET）。

栅极的突起区域的突起高度可比其宽度大至少0.5倍。

附图说明

从下面结合附图的详细说明，将更清楚地理解本发明的以上和其他方面、特征以及其他优点，其中：

图1是通常的电源装置的示意性电路图；

图2是图1的电源装置的开关波形图；

图3是由于电压突变所导致的图1的电源装置的开关波形图；