[发明专利]抗辐照的三模冗余电路结构

说明书

技术领域

本发明涉及半导体器件抗空间单粒子效应的设计，尤其应用在抗单粒子效应的集成电路上。

背景技术

随着科技的发展，人类对太空领域的研究会越来越多，对于航天器件的要求也会越来越高，其中可靠性是航天器件一个重要的指标。空间辐射环境中的高能粒子引发的单粒子翻转事件（Single Event Upset，简称SEU）严重影响星载电子系统的可靠性。特别是随着半导体器件的集成度不断提高，特征尺寸及工作电压不断降低，导致SEU所需的临界电荷越来越小，结果SEU发生的概率也越来越高。大多数集成电路采用工艺库的加固设计，它是提高系统可靠性的有效手段。

抗辐照设计也就是提高系统的可靠性设计。就具体的集成电路设计而言，一般的商用工艺库抗辐照特性较差，我们可以采用一些特殊的结构组成底层单元，这就是所谓的工艺库加固设计。采用加固的工艺库进行集成电路设计是一种很好的抗辐照设计方法，但是要完全的抑制单粒子故障的产生是不现实的。

发明内容

本发明的目的是克服现有技术中存在的不足，提供了一种抗辐照的三模冗余电路结构，它是一种全电路的三模冗余(Triple Module Redundancy，简称TMR)结构，提高了电路的可靠性。

按照本发明提供的技术方案，所述抗辐照的三模冗余电路结构包括：输入端口、输出端口、时钟复位端口、组合逻辑电路、D触发器单元和输出D触发器单元，其特征在于：所述组合逻辑电路、D触发器单元和输出D触发器单元为将原电路的组合逻辑电路、D触发器单元和输出D触发器单元复制三份得到的三路组合逻辑电路、三个D触发器单元和三个输出D触发器单元；所述输入端口连接三路组合逻辑电路的输入端，三路组合逻辑电路的输出端分别连接三个D触发器单元的D输入端，每个D触发器单元的Q端都与三个表决器的输入端相连；三个表决器的输出依旧分别输入给各自的组合逻辑电路；时钟和复位信号也同样复制成三路，通过时钟复位端口连接D触发器单元和输出D触发器单元的时钟复位输入端；最终的三路逻辑输出连接到输出表决器，输出表决器连接到所述输出端口，所述最终的三路逻辑输出包括两部分：三路组合逻辑电路的直接输出通过第一输出表决器连接到第一输出端口，三路组合逻辑电路分别经三个输出D触发器单元的输出通过第二输出表决器连接到第二输出端口；所述三个表决器和输出表决器的输入输出逻辑为：三个输入信号中有两个或以上为1时，输出为1，有一个或以下为1时输出为0。

所述表决器、输出表决器的逻辑结构包括：第一输入端连接到第一与门和第三与门的输入端，第二输入端连接到第一与门和第二与门的输入端，第三输入端连接到第二与门和第三与门的输入端，所述第一与门、第二与门和第三与门的输出端连接到与非门的输入端，经过所述与非门输出。

本发明的优点是：利用冗余的模块去屏蔽已发生故障对整个电路的影响。而且三模冗余电路结构可借助相关软件生成，提高了电路设计的效率，同时使整个电路的抗辐照性能得到极大提升。

附图说明

图1是TMR中表决器的结构和真值表。

图2是三模冗余前的电路示意。

图3是三模冗余后的电路示意。

具体实施方式

下面结合附图和实施例对本发明专利作进一步说明。

冗余设计就是利用冗余的模块去屏蔽已发生故障对整个电路的影响，它需要增加硬件的开销。三模冗余电路结构是由三个相同的工作模块与多数表决器组成，多数表决器的输出与三个输入的多数相一致，其表决原则是三中取二，即电路中有两个或两个以上的模块工作正常时，整体电路功能就正常，从而将单个模块故障消除。TMR的表决器如图1所示，其逻辑结构包括：第一输入端A连接到第一与门和第三与门的输入端，第二输入端B连接到第一与门和第二与门的输入端，第三输入端C连接到第二与门和第三与门的输入端，所述第一与门、第二与门和第三与门的输出端连接到与非门的输入端，经过所述与非门输出V。从其结构图和真值表中能够看到，相同的信号复制成了A，B，C三份，若A，B，C中有一路出错，得到的结果V还是正确的，从而提高了电路的可靠性。