[发明专利]制造集成电路元件的方法

说明书

本申请是原申请申请号200910166148.1，申请日2009年08月14日，发明名称为“混合式多层光罩组及其制造方法”的发明专利的分案申请。

技术领域

本发明涉及一种半导体制造的方法，特别是涉及一种与光罩相关的半导体制造的方法。

背景技术

制造集成电路元件需要一系列的光罩，其中光罩的图案投影至半导体基材上以形成图案。因为集成电路元件的复杂度增加以及成品电路的几何面积缩小，量产前需要先试制以验证。试制时，要使用能够减少成本与材料，且使得量产速度较先前为快的方式进行。

量产时，在光罩上制造多个相同图案，用于在半导体基材的多个晶粒上，形成多个相同图案。这些晶粒位于半导体基材的同一层。此方法可以使多个晶粒同时曝光。试制时常见的方法是使用多层光罩(Multi-Layer Masks，MLMs)，多层光罩包含多个图案，这些图案间彼此不同以分别对应半导体基材的不同层结构，而非形成多个相同图案。

使用多层光罩的一图案，图案化半导体基材的第一层结构后，再将多层光罩相对于半导体基材移动，以图案化半导体基材的第二层结构。举例但并非限制，多层光罩包含四个图案，用在半导体基材上形成四个图案，这些图案分别位于一晶粒的四个不同层，且一次只能图案化一晶粒。使用多层光罩虽然使得产量减少，但因为光罩的制造费用下降，此技术仍具有优势。

多层光罩出现在美国专利先前技术6,710,851及5,995,200，因此将二案合并以作为参考。此二案描述多层光罩的多个不同图案，皆以周边界以及间边界分隔，但此多层光罩无法使用于量产，呈现于先前技术的问题亟待改善。

由此可见，上述现有的制造集成电路元件的方法在方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般方法又没有适切的方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的制造集成电路元件的方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

有鉴于上述现有的制造集成电路元件的方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的制造集成电路元件的方法，能够改进一般现有的制造集成电路元件的方法，使其更具有实用性。经过不断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。

发明内容

本发明的目的在于，克服现有的制造集成电路元件的方法存在的缺陷，而提供一种新的制造集成电路元件的方法，所要解决的技术问题是使其量产前的试制能够减少成本与材料，且使得量产速度较先前为快的方式进行，非常适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种制造集成电路元件的方法，其中该集成电路元件具有多个层结构，将该些层结构至少区分为一第一子集和一第二子集，该制造集成电路元件的方法包括以下步骤：为该第一子集制造至少一多层光罩，其中该多层光罩具有多个图案，该些图案彼此不同，以分别对应该第一子集中的该些层结构；为该第二子集制造至少一第一投产光罩，其中该第一投产光罩包含多个图案，该些图案彼此相同；使用该多层光罩和该第一投产光罩，进行试制；在试制后，为该第一子集制造至少一第二投产光罩；以及使用该第一投产光罩和该第二投产光罩，制造该集成电路元件。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的制造集成电路元件的方法，其中所述的多层光罩包含至少一间隙，介于该多层光罩的该些图案之间，该第一投产光罩包含至少一切割道，介于该第一投产光罩的该些图案之间，且该间隙的宽度宽于该切割道之宽度。

前述的制造集成电路元件的方法，其中所述的第二子集包含至少一有效区图案。

前述的制造集成电路元件的方法，其中所述的第二子集包含至少一多晶硅层图案。

前述的制造集成电路元件的方法，其中所述的第二子集包含至少一接触层图案。

前述的制造集成电路元件的方法，其中所述的第二子集包含至少一金属层图案。

前述的制造集成电路元件的方法，其中进行该试制的步骤包含：一次将该多层光罩的该些图案其中之一，曝光至一晶圆的一子区域；以及一次将该投产光罩的该些图案，曝光至一晶圆的一区域。

前述的制造集成电路元件的方法，其中进行该试制的步骤包含：使用该多层光罩进行一屏蔽式曝光；以及使用该投产光罩进行一非屏蔽式曝光。