[发明专利]集成电路中介质击穿可靠性分析的测试结构及其测试方法

说明书

技术领域

本发明涉及半导体制造业中的可靠性(Reliability)领域，特别是涉及一种集成电路中介质击穿可靠性分析的测试结构及其测试方法。

背景技术

超大规模集成电路(Very Large Scale Integration，简称VLSI)中的可靠性问题受到器件和互连技术的影响。随着特征尺寸(Critical Dimension)缩小使器件门延迟减小的同时，也使得电路的互连性能降低。这是因为特征尺寸的缩小将导致互连线横截面积和线间距的减小，电阻、电容、电感引起的寄生效应将会严重影响电路的性能。因此，互连的可靠性问题已成为制约系统可靠性的重要因素。为了减小越来越密集的金属互连导致的电阻-电容(RC)延迟，提高芯片速度，互连金属线之间的电介质层也逐渐引入低介电系数材料。由于金属线越来越小的间距，绝缘层越来越低的介电系数，金属线之间的绝缘层耐电压性能就越来越低。

为了评价互连金属线间电介质层的耐电压能力，现有技术中用于互连线可靠性分析的测试结构通常包含同层互连线可靠性分析的测试结构和相邻层互连线可靠性分析的测试结构。图1为现有技术中的同层互连线可靠性分析的测试结构的俯视图，图2为图1沿剖开线A-A’的剖面图，图3为现有技术中的相邻层互连线可靠性分析的测试结构的俯视图，图4为图3沿剖开线B-B’的剖面图。在图2中，F1为第一金属线结构112和第二金属线结构122之间的最小互连金属线的宽度，反映了底层互连金属线间电介质的耐电压能力。在图4中，F2为上层金属线结构132和第一金属线结构112之间的最小互连金属线的间距，反映了相邻层互连金属线间电介质的耐电压能力。但在实际的集成电路中第一金属线结构112和上层金属线132之间通过通孔结构141相连，图5为实际电路中互连线结构的剖面图，在图5中，实际电路中互连线之间电介质耐电压能力最差的地方除了包含F1位置处和F2位置处，图5中F3位置处的通孔结构141与下层金属线结构102之间的距离较近，甚至小于F1和F2的宽度，在施加电压时F3位置处很容易被击穿，所以现有的测试结构已经不能反映实际电路中互连线之间电介质耐电压能力最差的地方，无法完全测试电介质耐电压能力需要评估的地方，从而不能保证互连线可靠性分析的准确性。

因此，如何提供一种互连线介质击穿可靠性分析的测试结构，能准确评估实际电路中电介质耐电压能力需要评估的地方，从而保证互连线可靠性分析的准确性，已成为本领域技术人员需要解决的问题。

发明内容

本发明的目的在于，提供一种集成电路中介质击穿可靠性分析的测试结构及其测试方法，能准确评估实际电路中电介质耐电压能力需要评估的地方，从而保证互连线可靠性分析的准确性。

为解决上述技术问题，本发明提供一种集成电路中介质击穿可靠性分析的测试结构，包括：

下层金属线结构，包括间隔排布的第一金属线结构和第二金属线结构；

上层金属线结构，位于所述下层金属线结构上，其排布方向垂直于所述下层金属线结构的排布方向；

通孔结构，用以电连接所述第一金属线结构和所述上层金属线结构；

电介质，所述第一金属线结构、第二金属线结构、上层金属线结构和通孔结构通过所述电介质绝缘间隔。

进一步的，所述上层金属线结构包括若干条平行排布的直线状金属线。

进一步的，所述上层金属线结构还包括一条金属连接线，与所述直线状金属线垂直连接。

进一步的，所述第一金属线结构和第二金属线结构各自包括若干条平行排布的直线状金属线。

进一步的，所述测试结构还包括第一垫片、第二垫片和顶层垫片，其中，所述第一金属线结构的一端和所述第一垫片连接，所述第二金属线结构的一端和所述第二垫片连接，所述上层金属线结构的一端和所述顶层垫片连接，所述第一垫片、第二垫片和顶层垫片用于分别为所述第一金属线结构、第二金属线结构和上层金属线结构传递电信号。

进一步的，本发明还提供一种集成电路中介质击穿可靠性分析的测试方法，包括：

提供一衬底，根据上述的测试结构在所述衬底上形成实际待测结构；

测量所述实际待测结构中下层金属线结构的相邻金属线之间介质击穿的可靠性；

测量所述实际待测结构中上层金属线结构和下层金属线结构之间介质击穿的可靠性；

测量所述实际待测结构中通孔与相邻第二金属线结构之间介质击穿的可靠性。

进一步的，在所述实际待测结构中，所述通孔的孔径由下向上增大。