[发明专利]半导体封装

说明书

技术领域

本发明关于半导体封装。

背景技术

与应用领域无关，电子产品均向着小型化、薄形化方向进行开发，一个始终不会改变的重要的课题是，在尺寸变小的反面使可靠性保持一定或进一步提高。

长时间使用所述电子产品时，集成在电子产品内部的半导体芯片会由于反复的环境压力的施加和累积而发生功能的退化和故障，从而导致半导体芯片的功能障碍，发展成使产品整个系统的功能降低以及产生故障的危险因素。

特别是，在相应半导体芯片不是用于驱动产品整个系统，而是在特定时刻才具有需要的附加功能的情况下，相应半导体芯片的物理连接状态长时间持续时，随着时间的推移会成为影响产品可靠性的危险因素。

作为所述半导体芯片的代表实例，有ESD（静电放电）防止用半导体芯片。

一般来说，IC（集成电路）以及个别电子部件（discrete）是对ESD比较脆弱的典型部件，由它们组成的封装产品在组装到套件（set）而使用之前，经过部件组装、处理、测试过程之后，就不再需要。

但是，在不再需要的情况下，ESD防止用半导体芯片仍然连接在产品内的电路中，当随着时间的推移产生ESD防止用半导体芯片的退化以及故障从而在某一瞬间短路时，会导致产品整体的可靠性问题。

另一方面，以往技术涉及的半导体封装在专利号第6365432号（美国注册专利）中有所公开。

发明内容

本发明的目的在于，提供一种对于具有在一定时刻以后就不再需要的功能的半导体芯片，经过一定时间以后可以人为地从基板上拆下，从而能消除导致产品可靠性问题的原因的半导体封装。

本发明的另一目的还在于，提供一种能够减少用于粘合半导体芯片的粘接剂的使用量，从而减少工程费用的半导体封装。

本发明的又一目的还在于，提供一种能够减少半导体粘合工程中使用的粘接剂的使用量，从而减少由于粘接剂过多而引发的短路，提高工程收率的半导体封装。

本发明的一实施例涉及的半导体封装，该半导体封装包括：基板，该基板的一面形成有槽；以及具有一面及另一面的半导体芯片，该半导体芯片以将该半导体芯片的一面与所述槽相接的方式安装在所述基板上。

这里，所述槽与所述半导体芯片的一面的所有边中的一个以上的边相接。

此外，所述槽具有一端及另一端，所述半导体芯片以相接于所述槽的一端或另一端的方式安装在所述基板上。

此外，所述槽具有中心部及两侧部，所述半导体芯片以相接于所述槽的中心部的方式安装在所述基板上。

此外，所述槽的宽度可以小于所述半导体芯片的宽度。

此外，所述半导体封装还包括在所述槽内部填充的粘接剂，所述粘接剂可以选自焊料（solder）、导电性薄膜、非导电性薄膜、导电性环氧树脂和非导电性环氧树脂中的一种。

此外，填充到所述槽内部的粘接剂的表面高度与所述基板的表面高度可以相同。

此外，所述半导体芯片还可以包括：稳压二极管（zener diode）、瞬时电压抑制器（Transient Voltage Suppressor：TVS）以及变阻器（varistor）。

此外，所述槽的厚度方向的截面可以是三角形、四边形或半圆形。

此外，所述槽的表面形状可以是直线形、螺线形或纺锤形。

此外，所述基板可以是铜膜（Cu film）或引线框（lead frame）。

此外，本发明的另一个实施例涉及的半导体封装，该半导体封装包括：基板，该基板的一面形成有槽；以及具有一面及另一面的半导体芯片，该半导体芯片安装在所述基板上，且以将该半导体芯片的一面的一部分相接于所述槽的方式安装。

这里，所述槽与所述半导体芯片的一面的所有边中的一个以上的边相接。

本发明通过使一定时刻以后就不再需要相应功能的半导体芯片与基板之间的结合部分最少化，从而能够人为地调节除去短路引发因子的时间，提高安装了相应半导体芯片的产品的可靠性。

此外，本发明通过减少用于粘合半导体芯片和基板的粘接剂的使用量，从而减少了产品制造工程费用。

此外，本发明通过像上述那样减少粘接剂使用量，从而防止了由于粘接剂使用过多而引起的短路，提高了工程产量。

附图说明

图1是表示本发明的实施例涉及的半导体封装的结构平面图。

图2是图1中A部分的放大斜视图。

图3是表示本发明的另一个实施例涉及的半导体封装的半导体芯片和槽的粘合结构的斜视图。

图4是表示本发明的半导体封装的基板上形成的槽的形状的斜视图。