[发明专利]形成鳍部的方法和形成鳍式场效应晶体管的方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种形成鳍部的方法和形成鳍式场效应晶体管的方法。

背景技术

众所周知，晶体管是集成电路中的关键元件。为了提高晶体管的工作速度，需要提高晶体管的驱动电流。又由于晶体管的驱动电流正比于晶体管的栅极宽度，要提高驱动电流，需要增加栅极宽度。但是，增加栅极宽度与半导体本身尺寸的按比例缩小相冲突，于是发展出了鳍式场效应晶体管(FinFET)。

与传统的二维CMOS晶体管的发展相似，鳍式场效应管的特征尺寸也在进一步的缩小，制备如此小的尺寸的FinFET对于现有技术例如光刻和刻蚀等来说相当困难。这就需要探索一种新的方法，可以进一步缩小FinFET的尺寸。

图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。如图1所示，包括：半导体衬底10，所述半导体衬底10上形成有凸出的鳍部14，鳍部14一般是通过对半导体衬底10刻蚀后得到的；介质层11，覆盖所述半导体衬底10的表面以及鳍部14的侧壁的一部分；栅极结构12，横跨在所述鳍部14上，覆盖所述鳍部14的顶部和侧壁，栅极结构12包括栅介质层（未示出）和位于栅介质层上的栅电极（未示出）。对于Fin FET，鳍部14的顶部以及两侧的侧壁与栅极结构12相接触的部分都成为沟道区，即具有多个栅，有利于增大驱动电流，改善器件性能。由于现有技术中，在形成鳍部后就直接在衬底和鳍的上面形成栅结构，由于现有工艺的局限例如光刻分辨率的限制，很难在FinFET的尺寸上获得技术节点的突破，晶体管的性能也有待进一步的提高。

更多关于鳍式场效应晶体管的结构及形成方法请参考专利号为“US7868380B2”的美国专利。

发明内容

本发明解决的问题是提供一种形成鳍部的方法和形成鳍式场效应晶体管的方法，进一步缩小鳍式晶体管的鳍部尺寸，形成高性能的鳍式场效应晶体管。

为解决上述问题，本发明提供一种形成鳍部的方法，包括：半导体衬底，所述半导体衬底表面具有绝缘层，所述半导体衬底表面还具有第一鳍部，所述第一鳍部贯穿所述绝缘层，绝缘层高度低于第一鳍部高度；在所述第一鳍部的表面形成等离子体掺杂层，所述等离子体掺杂层为均匀的非晶相层；刻蚀掉所述等离子体掺杂层，形成第二鳍部，所述第二鳍部的尺寸小于第一鳍部的尺寸。

可选的，所述第一鳍部的材料包括硅、锗或砷化镓。

可选的，所述在第一鳍部的表面形成均匀等离子体掺杂层的工艺是等离子体注入。

可选的，所述等离子体注入的等离子体源包括Si、C、Ge、B或Ar。

可选的，用于产生等离子体束的设备功率范围为20W～3000W，等离子体注入能量范围为1eV~5000eV，注入剂量范围为1×10¹⁴atom/cm²~2×10¹⁶atom/cm²。

可选的，所述等离子体掺杂层的厚度范围为

可选的，所述刻蚀掉等离子体掺杂层的工艺是化学气相刻蚀，所述化学气相刻蚀的温度范围为600℃~900℃，压力范围为2托~100托。

可选的，所述化学气相刻蚀的刻蚀气体是HCl，流速范围为5标况毫升/分~100标况毫升/分。

可选的，所述刻蚀气体通过稀释气体进行稀释，所述稀释气体是H₂或者惰性气体，流速范围为5标况升/分~50标况升/分。

本发明还提供一种形成鳍式场效应晶体管的方法，包括：半导体衬底，所述半导体衬底表面具有绝缘层，所述半导体衬底表面还具有第一鳍部，所述第一鳍部贯穿所述绝缘层，绝缘层高度低于第一鳍部高度；在所述第一鳍部的表面形成等离子体掺杂层，所述等离子体掺杂层为均匀的非晶相层；刻蚀掉所述等离子体掺杂层，形成第二鳍部，所述第二鳍部的尺寸小于第一鳍部的尺寸；在第二鳍部表面形成栅极结构，所述栅极结构横跨第二鳍部顶部和侧壁；在第二鳍部两端形成源极和漏极，所述源极和漏极位于栅极结构的两侧。

可选的，所述第一鳍部的材料包括硅、锗或砷化镓。

可选的，所述在第一鳍部的表面形成均匀等离子体掺杂层的工艺是等离子体注入。

可选的，所述等离子体注入的等离子体源包括Si、C、Ge、B或Ar。