[发明专利]图案化工艺

说明书

技术领域

本发明涉及一种半导体技术，尤其涉及一种图案化工艺。

背景技术

图案化工艺广泛应用于电子装置的制作中，用以形成各种集成电路元件的图案。常见的图案化工艺包括一光学光刻工艺（photolithography），其利用将一感光材料层（例如光致抗蚀剂）直接或间接形成于待定义层上，接着借由一光源通过光掩模曝光此感光材料层，再配合一显影工艺而将光掩模上的图案转移至此感光材料。此图案化的感光材料层可用以形成各种掩模图案或电路图案，例如用以形成一图案化的硬掩模层、介电层、或绝缘层等等。

由于光学光刻工艺需要借由光线使感光材料层感光，故其图案尺寸会受限于使用的光线波长。也就是说，光学光刻工艺能力存在机台及物理上的限制，而使关键尺寸（critical dimension，CD）难以进一步缩小。但随着电子装置的尺寸微缩，急需可突破上述限制的图案化方法，目前已发展出的方法包括借由改良光掩模设计、曝光方式、或使用更小波长的曝光光源以突破工艺微缩极限，例如以电子束直写（e-beam direct-write lithography，EBL）的方式在不使用光掩模的情况下直接将图案制作在感光材料层上，或是使用软X射线（soft X-ray）、极紫外光（extreme UV radiation，EUV）作为光源等等，以得到更精密的图案尺寸。但上述方法具有耗时、生产成本过高、或光学效应不理想的问题，因此寻求一工艺简单、生产成本低且可制作出更小关键尺寸的图案化方法仍为致力解决的目标。

发明内容

为了解决现有技术的问题，本发明一实施例提供一种图案化工艺，包括：在一待定义层上形成一第一掩模层，该第一掩模层具有多个第一开口部；在该第一掩模层上及所述多个第一开口部内顺应性形成一第二掩模层；对该第二掩模层实施一斜角离子注入，以在该第二掩模层形成多个掺杂区域及多个未掺杂区域，所述多个未掺杂区域分别位于所述多个第一开口部上方，且每一未掺杂区域小于每一第一开口部的底部面积；蚀刻去除所述多个第二掩模层的未掺杂区域，以在该第二掩模层内形成多个第二开口部，其中每一第二开口部小于每一第一开口部的底部面积；以及蚀刻所述多个第二开口部下方的该待定义层。

本发明所提供的图案化工艺具有较大的工艺弹性。此外，本发明所提供的工艺可与现行工艺相容，且可在无须使用电子束直写、软X射线、极紫外光等方法的条件下制作出小于关键尺寸的图案，故可节省时间及生产成本，也可避免光学效应不理想的问题。

为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出优选实施例，并配合所附附图，作详细说明如下：

附图说明

图1A~图1F示出根据本发明实施例的图案化工艺剖面示意图。

附图标记说明如下：

100~基板

102~待定义层

102a~图案化的待定义层

104a~第一掩模层

104b~第一开口部

106~第二掩模层

106a~第二掩模层的掺杂区域

106b~第二掩模层的未掺杂区域

106b’~第二开口部

110~斜角离子注入

θ~倾斜注入角度

具体实施方式

本发明提供数个实施例用以说明本发明的技术特征，实施例的内容及绘制的附图仅作为例示说明，并非用以限缩本发明保护范围。附图中可能省略非必要元件，不同特征可能并未按照比例绘制，仅用于说明。本发明所揭示内容可能在不同实施例中使用重复的元件符号，并不代表不同实施例或附图间具有关联。此外，一元件形成于另一元件“上方”、“之上”、“下方”或“之下”可包含两元件直接接触的实施例，或也可包含两元件之间夹设有其它额外元件的实施例。各种元件可能以任意不同比例显示以使图示清晰简洁。