[发明专利]一种串行总线数据分析仪、分析系统以及分析方法

权利要求书

1.一种串行总线数据分析仪，其特征在于，包括分频器、主控制器、双向基准时钟端口、时间标签定时器、数据传输模块、第一控制器、第二控制器和存储器，其中，

所述分频器，用于对系统时钟信号进行分频，输出分频时钟信号；

所述主控制器，用于接收携带工作模式标识的控制指令，对所述工作模式标识进行识别，当所述工作模式标识指示所述串行总线数据分析仪为主分析仪时，允许所述分频时钟信号传送到所述时间标签定时器和所述双向基准时钟端口，当所述工作模式标识指示所述串行总线数据分析仪为从分析仪时，禁止所述分频时钟信号传送到所述时钟标签定时器和双向基准时钟端口；

所述双向基准时钟端口，用于当所述工作模式标识指示所述串行总线数据分析仪为主分析仪时，将所述分频时钟信号输出给至少一个从分析仪，或者，当所述工作模式标识指示所述串行总线数据分析仪为从分析仪时，将一个主分析仪输出的分频时钟信号输入到所述时间标签定时器；

所述时间标签定时器，用于在所述分频时钟信号的控制下，产生时间标签；

所述数据传输模块，用于对通讯数据帧进行传输，当完成一个通讯数据帧的传输时，同时向所述第一控制器和向所述第二控制器发送触发信号；

所述第一控制器，用于根据所述触发信号的触发从所述数据传输模块读取所述通讯数据帧并写入所述存储器中；

所述第二控制器，用于根据所述触发信号的触发从所述时间标签定时器中读取时间标签并写入所述存储器中；

所述存储器，用于存储通讯数据帧和所述通讯数据帧的时间标签。

2.根据权利要求1所述的分析仪，其特征在于，所述第一控制器为中央处理单元CPU，所述第二控制器为直接内存访问控制器DMA。

3.根据权利要求1所述的分析仪，其特征在于，所述第一控制器和第二控制为直接内存访问控制器DMA。

4.一种串行总线数据分析系统，其特征在于，包括至少两个如权利要求1-3中任意一项所述的串行总线数据分析仪，其中，所述至少两个串行总线数据分析仪的基准时钟端口之间通过菊花链方式连接。

5.根据权利要求4所述的系统，其特征在于，所述导线为同轴电缆线。

6.一种串行总线数据分析仪，其特征在于，包括分频器、基准时钟输出端口、数据传输模块、时间标签定时器、第一控制器、第二控制器和存储器其中，

所述分频器，用于对系统时钟信号进行分频，输出分频时钟信号；

所述基准时钟输出端口，用于将所述分频时钟信号输出给其它的串行总线数据分析仪；

所述时间标签定时器，用于在所述分频时钟信号的控制下，产生时间标签；

所述数据传输模块，用于对通讯数据帧进行传输，当完成一个通讯数据帧的传输时，同时向所述第一控制器和向所述第二控制器发送触发信号；

所述第一控制器，用于根据所述触发信号的触发从所述数据传输模块读取所述通讯数据帧并写入所述存储器中；

所述第二控制器，用于根据所述触发信号的触发从所述时间标签定时器中读取时间标签，并将所述时间标签写入所述存储器中；

所述存储器，用于存储通讯数据帧和所述通讯数据帧的时间标签。

7.根据权利要求6所述的分析仪，其特征在于，所述第一控制器为中央处理单元CPU，所述第二控制器为直接内存访问控制器DMA。

8.根据权利要求6所述的分析仪，其特征在于，所述第一控制器和第二控制为直接内存访问控制器DMA。

9.一种串行总线数据分析仪，其特征在于，包括基准时钟输入端口、数据传输模块、时间标签定时器、第一控制器、第二控制器和存储器，其中，

基准时钟输入端口，用于将其它的串行总线数据分析仪输出的分频时钟信号输入到所述时间标签定时器；

所述时间标签定时器，用于在所述分频时钟信号的控制下，产生时间标签；

所述数据传输模块，用于对通讯数据帧进行传输，当完成一个通讯数据帧的传输时，同时向所述第一控制器和向所述第二控制器发送触发信号；

所述第一控制器，用于根据所述触发信号的触发从所述数据传输模块读取所述通讯数据帧并写入所述存储器中；

所述第二控制器，用于根据所述触发信号的触发从所述时间标签定时器中读取时间标签，并将所述时间标签写入存储器中；

所述存储器，用于存储通讯数据帧和所述通讯数据帧的时间标签。