[发明专利]一种脉冲信号单侧边沿延时的电路

说明书

技术领域

本发明涉及脉冲信号的边沿延时电路，具体涉及一种使用恒流源对充电电容进行放电实现脉冲单侧边沿延时的电路。

背景技术

脉冲延时电路是一种能够将脉冲信号的上升沿和/或下降沿延长一定时间后输出的功能电路。图1示出了典型的脉冲单侧延时的输入和输出脉冲的波形，如图1所示，“脉冲边沿延时电路”右侧的输出脉冲和左侧输入脉冲相比，脉冲的上升沿被延迟到一定时刻后出现。图1的右侧信号波形曲线表明了输出脉冲相对于输入脉冲具有单侧延迟特性，或者说上升沿延迟。

更一般的情形，图2示出了常见的脉冲延时电路的输入和输出脉冲波形。如图2所示，与图1的单侧延时是不同的，脉冲延时电路将输入脉冲的上升沿和下降沿分别延迟一定的时间出现。但是在一些应用中，比如信号边沿脉冲发生电路，就要求实现脉冲信号的上升沿或者下降沿单侧延时。这样在脉冲延时电路的设计中，除了实现要求的边沿延时，还需要尽可能降低非延时边沿的延迟时间。

脉冲边沿延时电路可以采用多种方式实现，包括：电阻和电容的充、放电延时电路，反相器链延时电路，CMOS晶闸管结构的延时电路，等等。这些电路能够将输入脉冲的上升沿和/或下降沿延长一定时间后出现，广泛用于时钟发生器的环形振荡和各种信号调理电路中。

比如反相器链延时电路，图3表示多个反相器构成的脉冲延时电路，如图3所示，单个的反相器延时时间常数为t的话，则n个反相器串联可以得到n*t的总延时。

再比如阻容延时电路，图4表示阻容延时电路的原理图，如图4所示，脉冲信号n1经第一级的缓冲器输出的信号n2通过电阻R对电容C进行充电，电容充放电的信号为n3，经过第二级缓冲器之后，输出延时后的脉冲n4。CMOS晶闸管结构本质上也是一种晶体管栅电容放电的延时电路结构。

这些脉冲延时电路各有特点，有着各自的使用范围，比如：反相器链具有结构简单的特点，但是单个反相器的延时长度很短，而且难以精确控制，为了获得较长的时间延迟，需要多级反相器级联；阻容延时能够得到范围比较宽的延时时间常数。图5表示了阻容延时电路相关节点的电压波形。从图5可以看出，节点n3的电容充放电特性具有对数或者指数特性的充放电特性，因此，脉冲边沿延时时间较长的时候需要较大的芯片面积来制作电阻和电容；集成电路的电阻温度系数和电压系数都比较大，延时时间受电路工作温度和电源电压影响较大；脉冲边沿双侧延时，且难以抑制单侧延时。

现有技术中也有使用恒流源作为负载对充电电容进行放电来实现延时的电路设计。和电阻电容相比，恒流源电路可以抑制电路温度特性和电源电压对边沿延时的影响，但是当前恒流源脉冲延时技术存在数字信号完整性差，输入脉冲的上升沿和下降沿双侧延时的缺点。

发明内容

本发明所要解决的技术问题是：提供一种脉冲边沿延时电路，实现输入脉冲的单侧边沿延时，并且该电路能够在保证电路数字信号完整性的前提下，显著降低电容充电开关管导通电阻的要求，从而降低对电源的要求，而且对脉冲的非延时边沿的信号没有影响。

本发明提供了一种脉冲信号单侧边沿延时的电路，使用恒流源对充电电容进行放电实现脉冲单侧边沿延时。本发明的电路包括第一级反相器U82、第二级反相器U83、两对开关、恒流源I0、电容C80、第五开关MP80、电压比较器U80以及或非逻辑元件U81。

其中，输入脉冲IN经过所述第一级反相器U82得到反相信号inn后，再通过所述第二级反相器U83得到同相信号inp，同相信号inp和反相信号inn控制两对开关，其中第一对开关包括并联的第一开关MP81和第二开关MN81，第一对开关的两端分别接地和恒流源I0；第二对开关包括并联的第三开关MP82和第四开关MN82，第二对开关的两端分别连接电容C80和恒流源I0；恒流源I0的另一端接地；第五开关MP80连接电容C0的充电电极和电源VDD，第五开关MP80与电源VDD相连，并受同相信号inp控制；电压比较器U80的输入端和电容C80的充电端相连，电压比较器U80的输出信号和反相信号inn输入或非逻辑元件U81，或非逻辑元件U81的输出为输入脉冲IN上升沿延时后的输出脉冲OUT。

当输入信号IN为低时，反相信号inn为高，同相信号inp为低，第一对开关MP81和MN81开通，第二对开关MP82和MN82关闭，恒流源I0的输入端接地，第五开关MP80开通，电源VDD通过第五开关MP80给电容C80充电，输出脉冲OUT恒为低，电容C80充电到电源VDD时，电压比较器U80的输出反转为高；