[发明专利]基于PCI-E的高速图像采集存储卡

权利要求书

1.一种基于PCI-E的高速图像采集存储卡，其特征在于包括光纤传输模块、A/D转换模块、FPGA逻辑模块、EPCS逻辑程序存储模块、JTAG程序下载接口、SATA硬盘数据存储模块、SDRAM模块、桥芯片和PCI-E接口，光纤传输模块与A/D转换模块连接，PCI-E接口与桥芯片连接，A/D转换模块、EPCS逻辑程序存储模块、JTAG程序下载接口、SATA硬盘数据存储模块、SDRAM模块和桥芯片分别与FPGA逻辑模块连接，PCI-E接口通过WDM驱动程序被PC机识别，光纤传输模块将采集的图像信息传输进A/D转换模块，A/D转换模块将模拟信号转化为数字信号串行输入到FPGA逻辑模块，在该FPGA逻辑模块中，将完成图像的数据重组、PCI数据结构的组合、控制信号的产生与配合；EPCS逻辑程序存储模块进行板卡上电后的FPGA程序配置，完成FPGA逻辑模块的初始化；JTAG程序下载接口为FPGA程序传输通道，通过该接口，可以将程序固化到EPCS逻辑程序存储模块，SATA硬盘数据存储模块完成FPGA逻辑模块对图像处理数据的永久存储，通过该模块完成SATA数据结构以及控制信号的组合，SDRAM模块实现采集数据的串并转换与存储，为后续PCI-E数据结构准备传输数据；桥芯片将完成FPGA逻辑模块传输出来的PCI信号到PCI-E的转换。

2.根据权利要求1所述的基于PCI-E的高速图像采集存储卡，其特征在于FPGA逻辑模块包括Arbiter仲裁模块、SDRAM存储器读写模块、FPGA芯片、PCIMaster模块、PCISlave模块，Arbiter仲裁模块、SDRAM存储器读写模块、PCIMaster模块和PCISlave模块的信号分别与FPGA芯片的管脚相连，为保证数据完整性和时序关系，对采集进来的AD数据分别进行乒乓存储，产生A和B两个通道，分别缓存进FPGA芯片可配置的两块AD_FIFO，由Arbiter仲裁模块对采集的数据进行读写控制操作；SDRAM存储器读写模块是数据缓存、重组模块，它负责把从FPGA芯片的AD接口模块乒乓写入两块AD_FIFO中的图像数据信号读出，存入外部SDRAM模块中，一帧数据储存完后，它再将SDRAM模块中的图像数据依次取出，放入到FPGA芯片可配置的PCI_FIFO中，等待PCIMaster模块的调用；PCISlave模块虚拟一个PCI从设备，由PCIMaster产生控制信号，配合PCI_FIFO，将数据虚拟发送到PCISlave模块，并通过PCISlave模块传输到桥芯片；PCIMaster模块为模拟PCI主设备的功能和时序，从PCI_FIFO中读出采样数据，然后发起DMA写操作，将采集的数据通过虚拟PCI从设备经桥芯片传给PC机。

3.根据权利要求2所述的基于PCI-E的高速图像采集存储卡，其特征在于FPGA芯片的AD接口模块包括信号和计数器，信号为dataclk、，RGB_A、hsync、vsync、cmd_pc、data_AD、call_AD_rdreq、AD_fifo_ack、ckinv，其中dataclk为输入像素频率，RGB_A为经过AD转换后视频采样信号，hsync为行频信号，vsync为场频信号，cmd_pc为PC机输入的控制信号，通知AD接口模块当前采集图像的分辨率和刷新频率；data_AD为输出的视频采样信号，call_AD_rdreq为标志位，当一行信号数据已经在AD_FIFO中储存完毕时置位，AD_fifo_ack在SDRAM存储器读写模块已经从AD_FIFO中读完一行数据的时置位；ckinv为时钟翻转信号，具体信号流向为:

（1）当PC机发起图像采集后，AD接口模块接收从PC机传来的控制信号Cmd_pc，从中获取当前采集图像的分辨率，刷新频率；

（2）等待场频信号有效，场频信号有效后，进入等待状态，等待行频信号有效后开始采集；

（3）当行频信号有效后，打开计数器，向AD_FIFO存储色度信号，计数到指定分辨率后，一行图像数据采集完毕，并全部送入AD_FIFO，停止存储，计数器清零；

（4）通知SDRAM存储器读写模块读取数据，然后重复上面的操作，直到数据存储完毕。