[发明专利]一种基于FPGA的动态虚拟信道调度器及其调度方法

权利要求书

1.一种基于FPGA的动态虚拟信道调度器，其特征在于，包括：虚拟信道输入接口、调度控制器、数据输出接口模块、程序存储器、指令注入模块、晶体振荡器和电源供电模块，其中，所述电源供电模块与其他各组件分别电连接，为各组件提供稳压电源，所述虚拟信道输入接口与调度控制器连接，工作数据经由所述虚拟信道输入接口进入调度控制器；所述调度控制器为FPGA，对所述工作数据进行动态调度，并将经过所述调度的工作数据进行信道编码增益处理；所述调度控制器与数据输出接口模块相连，所述增益处理后的工作数据在所述数据输出接口模块进行电平转换，转化为飞行器接收的电平形式；所述指令注入模块与所述调度控制器相连，向调度控制器输入速率和优先级指令；所述程序存储器与所述调度控制器相连，用于存储整个设计程序，并向所述调度控制器供程序；所述晶体振荡器与所述调度控制器相连，向所述调度控制器提供时钟指令。

2.根据权利要求1所述的基于FPGA的动态虚拟信道调度器，其特征在于，所述调度控制器包括缓存区间,与所述缓存区间相连的虚拟信道接入数据块生成模块；与所述虚拟信道接入数据块生成模块相连的信道调度控制模块；与所述信道调度控制模块相连的数据输出处理模块；与所述虚拟信道接入数据块生成模块、信道调度控制模块分别相连的速率控制模块、与所述虚拟信道接入数据块生成模块、信道调度控制模块分别相连的优先级表模块。

3.根据权利要求1所述的基于FPGA的动态虚拟信道调度器，其特征在于，所述调度控制器包括遥测返回模块，所述遥测返回模块与所述虚拟信道接入数据块生成模块和信道调度控制模块分别相连，监控所述虚拟信道接入数据块生成模块和信道调度控制模块的工作状态并将所述工作状态传输到所述遥测返回接口模块，在所述遥测返回接口模块内转化为飞行器接收的电平形式后输出。

4.根据权利要求1所述的基于FPGA的动态虚拟信道调度器，其特征在于，FPGA选用Xilinx公司的300万门抗辐射级高可靠芯片VirtexⅡ系列，程序存储器选用Xilinx公司抗辐射级高可靠芯片XQR17V16PLCC44，接口芯片选用TI公司SN55LVDS系列，晶体振荡器选用AMCO-100B系列。

5.权力要求1至4中任意一种基于FPGA的动态虚拟信道调度器的调度方法，其特征在于，包括：

开始工作后，FPGA执行工作初始配置，建立默认优先级表和速率配置项，进入默认工作模式；

在默认模式下，调度控制器接收虚拟信道接口送入的工作数据并写入对应的缓存区间；FPGA根据优先级表设定调度优先级，若缓存区间的数据达到一帧容量时发送请求信号，调度控制器按调度优先级顺序从高到低依次调度有请求的信道，若信道优先级相同，则按照轮询模式调度，当所有缓存区间的容量不满一帧时调度填充数据帧；

在工作过程中，地面发送速率模式或优先级重新配置指令的情况下，信道调度控制模块刷新工作模式和优先级表，下一帧的调度进入更改后的工作模式。