[发明专利]液晶显示装置、阵列基板及其制作方法

说明书

技术领域

本发明涉及显示技术领域，特别是涉及一种液晶显示装置、阵列基板及其制作方法。

背景技术

液晶显示面板的制作过程一般分为阵列（Array）制程、组立（Cell）制程以及模组（Module）制程。其中，阵列制程主要是产生薄膜晶体管玻璃基板（也称为阵列基板），其作为液晶显示面板制作过程的第一道工序，所产生的薄膜晶体管玻璃基板的好坏对后续制程有着重大影响，甚至决定液晶显示面板的好坏。

阵列制程分为五道光罩制程(5PEP)，请一并参考图1与图2，图1为现有技术阵列基板的画素布局(Layout)结构示意图，图2为沿着图1所示的阵列基板的A-B线切割的剖面图。现有技术的五道制程首先由第一金属层(M1)11形成薄膜晶体管140的删极(Gate)110、扫瞄线(Gate Line or Scan Line)111和公共电极120；然后在第一金属层11上形成第一绝缘层（Isolator Layer）12，并在用于形成薄膜晶体管140的栅极110的第一金属层11所对应的第一绝缘层12上形成一层半导体层13；继而在第一绝缘层12以及半导体层13上形成第二金属层14，用于形成数据线141、薄膜晶体管140的源极142和漏极143；并在第二金属层14以及第一绝缘层12上形成第二绝缘层15；最后在第二绝缘层15上形成透明导电层16，用于形成画素电极(Pixel Electrode，简称PE)161。

目前，随着对具有高驱动频率(Frame rate)或解析度(Resolution)的液晶显示装置的画面品质的要求越来越高，因此必须减小扫瞄线111与数据线141的阻抗。

请参阅图3，图3是现有技术中减小扫描线和数据线阻抗的阵列基板的画素布局结构示意图，其中，图3是在图1和图2所示的阵列基板的基础上进行改进，以达到减小扫瞄线110与数据线141阻抗的目的。如图3所示，图3是在图1所示的第一金属层11形成的扫瞄线110的局部区域增加了第二金属层14，以此加快扫描线110传递扫描信号的能力，并透过导通孔(VIA)17与透明导电层16形成的像素电极161将扫描信号在第一金属层11与第二金属层14间进行切换。同理，图3在图1所示的第二金属14形成的数据线141的局部区域增加了第一金属层11，以此加快数据线141传递数据信号的能力，并透过导通孔17与透明导电层16形成的像素电极161将数据线信号在第一金属层11与第二金属层14间进行切换。

使用图3所示的画素布局方式的确可在不增加成本的情况下达到减小扫描线和数据线阻抗的目的，但需要透过导通孔17与透明导电层16才能将扫描信号或数据信号在其各自对应的第一金属层与第二金属层间切换。而透明导电层16具有较高阻值且透明导电层16与第一金属层11或第二金属层14之间的介面电阻较大。

因此，使用图3所示的结构来减小扫描线和数据线阻抗的效果并不佳，进一步的，在像素电极上大量增加的导通孔结构会减小像素电极的开口率与亮度，反而会影响液晶显示装置的画面品质。

发明内容

本发明主要解决的技术问题是提供一种液晶显示装置、阵列基板及其制作方法，能够减小扫描线和数据线的阻抗，从而提高液晶显示装置的画面品质。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种阵列基板，该阵列基板包括：基底；第一金属层，设置在基底上，用以形成扫描线、薄膜晶体管的栅极以及公共电极；第一绝缘层，设置在第一金属层上；透明导电层，设置在第一绝缘层上，用以形成薄膜晶体管的源极、漏极以及像素电极，且像素电极与薄膜晶体管的漏极连接；第二绝缘层，设置在透明导电层上，第二绝缘层在对应于薄膜晶体管的源极的位置处设置有第一导通孔；第二金属层，设置在第二绝缘层上，用以形成数据线，数据线通过第一导通孔与薄膜晶体管的源极连接；其中，阵列基板进一步包括辅助电极，辅助电极由第一金属层和第二金属层中的至少之一者形成，以减小扫描线和/或数据线的阻抗。

其中，辅助电极由第一金属层形成，辅助电极通过穿透第一绝缘层和第二绝缘层的第二导通孔与数据线连接，用以减小数据线的阻抗，辅助电极对应设置在数据线的下方，且辅助电极沿着数据线的延伸方向设置在扫描线和公共电极之间。

其中，辅助电极由第二金属层形成，辅助电极通过穿越第一绝缘层和第二绝缘层的第三导通孔与扫描线连接，用以减小扫描线的阻抗，辅助电极对应设置在扫描线的上方，且辅助电极沿着扫描线的延伸方向设置在两相邻的数据线之间。