[发明专利]具有可选择列电力控制的成像系统

说明书

相关专利申请案交叉参考

本申请案主张2012年5月31日提出申请的第13/485,867号美国专利申请案及2011年10月7日提出申请的第61/544,833号美国临时专利申请案的权益，所述专利申请案以全文引用的方式并入本文中。

技术领域

本发明一般来说涉及成像装置，且更明确地说涉及具有列电路的成像装置。

背景技术

图像传感器通常用于例如蜂窝式电话、相机及计算机等电子装置中以捕获图像。在典型布置中，电子装置具备布置成若干像素行及像素列的图像像素阵列。电路通常耦合到每一像素列以从图像像素读出图像信号。在典型图像传感器中，通常给耦合到像素阵列中的所有像素列的列读出电路通电。

然而，在一些情况下，在任何给定时间，可使用像素阵列中的图像像素的仅一部分来捕获图像数据。举例来说，在一些情况下，当期望以增加的帧速率捕获具有减小的大小的图像帧时，可使用图像像素的子阵列来捕获图像数据。在常规图像传感器中，可以其它方式用于操作成像系统的其它部分或可以其它方式存储且用于稍后成像操作的电力可因此用于不必要地给耦合到未经使用图像像素的列读出电路供电。将此类型的电力保存于使用电池来给装置提供电力的便携式成像系统中或以省电模式保存于具有成像系统的较大电子装置中可为特别有用的。

因此，将期望能够提供具有改进的列电路的成像装置。

发明内容

本发明描述说明具有图像传感器的电子装置的各种实施例，所述图像传感器具有各自具有布置成若干像素行及像素列的图像像素的一个或一个以上图像像素阵列。图像像素阵列的每一像素列可耦合到相关联导电列线上的列读出电路。经由对应列线耦合到每一像素列的所述列读出电路可包含信号处理电路及用于选择性地启用及/或停用所述列线上的所述信号处理电路的锁存电路。

每一列线上的信号处理电路可包含一个或一个以上放大器、模/数转换器及/或存储器件(例如列存储器)。锁存电路可包含例如具有耦合到全局信号线及所述图像像素阵列的列解码器电路的输入(输入端子)的“与非”逻辑门的门。所述锁存电路可包含一对经交叉耦合“或非”门。所述“与非”门可具有耦合到所述经交叉耦合“或非”门中的第一者的输入端子的输出端子。所述锁存电路可包含放大器，所述放大器具有耦合到全局信号线的输入端子及耦合到所述经交叉耦合“或非”门中的第二者的输出端子。如果期望，那么所述锁存电路可包含额外“与非”门，所述额外“与非”门具有耦合到所述第一经交叉耦合“或非”门的所述输出端子的第一输入端子及耦合到第三全局信号线的第二输入端子。

在电子装置的第一操作模式中，可使用所述图像像素阵列中的实质上所有所述图像像素来捕获图像数据。在其它操作模式中，可使用所述图像像素阵列中的所述图像像素的仅一部分来捕获图像数据。在其中使用所述图像像素阵列中的所述图像像素的仅一部分来捕获图像数据的操作模式中，可停用耦合到未经使用像素列的列线上的列读出电路。

可使用耦合到未经使用像素列的列线上的锁存电路停用那些列线上的列读出电路。举例来说，在一些情况下，可停用所有列电路、可选择虚拟像素行且可在选择所述虚拟像素行时启用所选子组的像素列上的列读出电路。在其它情况下，可启用所有列电路、可选择部分有源像素行且可在读出所述部分有源像素行中的有源像素时设定所选子组的像素列上的锁存电路。然而，此仅为说明性的。如果期望，那么可启用所有列线上的列电路，且可通过将停用信号提供到选定列线上的锁存电路而选择性地停用耦合到将不用于当前操作模式中的成像操作的像素列的列线上的列电路。

附图说明

图1是根据本发明的实施例的具有成像系统的说明性电子装置的图示。

图2是根据本发明的实施例的说明性像素阵列及用于给图像像素电路供电且用于沿图像传感器中的列线从图像像素读出像素数据的相关联的控制电路的图示。

图3是根据本发明的实施例的说明性图像传感器像素的图示。

图4是展示根据本发明的实施例在一些操作模式中一子组的列线可如何用于从图像传感器像素的子阵列读出像素数据的说明性图像传感器像素阵列的图示。

图5是根据本发明的实施例具有信号处理电路及用于启用及停用信号处理电路的锁存电路的说明性列读出电路的图示。

图6是根据本发明的实施例具有信号处理电路及具有用于启用及停用信号处理电路的额外逻辑门的锁存电路的说明性列读出电路的图示。

图7是根据本发明的实施例用于启用及停用列读出电路的列锁存电路的图示。