[发明专利]基于单片机的HART调制解调器及其实现方法

权利要求书

1.一种HART调制解调器，其特征在于：

所述HART调制解调器包括半双工控制模块、调制模块、解调模块、并串转换模块、串并转换模块、接收数据模块、发送数据模块、缓冲/滤波/隔直模块、周期模块、门限模块、滤波/偏置模块、隔离模块和输入输出模块；其中，

所述接收数据模块、所述并串转换模块和所述调制模块顺序连接，并与所述半双工控制模块一起通过第一选通开关与所述缓冲/滤波/隔直模块进行连接；

所述发送数据模块、所述串并转换模块和所述解调模块顺序连接，所述周期模块和所述门限模块通过第二选通开关与所述解调模块连接，所述滤波/偏置模块分别连接所述周期模块和所述门限模块；

所述隔离模块一方面分别与所述缓冲/滤波/隔直模块和所述滤波/偏置模块连接，另一方面连接所述输入输出模块。

2.如权利要求1所述的HART调制解调器，其特征在于：

所述半双工控制模块、所述调制模块、所述解调模块、所述并串转换模块、所述串并转换模块、所述接收数据模块和所述发送数据模块由单片机中的固有模块实现。

3.如权利要求2所述的HART调制解调器，其特征在于：

所述单片机为STM8L15x系列单片机。

4.如权利要求1～3中任意一项所述的HART调制解调器，其特征在于：

所述调制模块由数模转换器、直接内存存取器和定时器组成，其中所述定时器连接所述直接内存存取器，所述直接内存存取器连接所述数模转换器。

5.如权利要求4所述的HART调制解调器，其特征在于：

所述直接内存存取器在遍历片内FLASH区域中的正弦数组后，返回数组开头继续生成下一周期的波形。

6.如权利要求1～3中任意一项所述的HART调制解调器，其特征在于：

所述解调模块包括单稳态触发器、脉宽计时器、判决单元和解调算法子模块，其中门限信号经所述单稳态触发器，形成所述解调算法子模块的使能信号；周期信号输入所述脉宽计时器中，并经所述判决单元处理后转换为符号序列，进入所述解调算法子模块进行处理，最终输出0/1数据片段。

7.如权利要求6所述的HART调制解调器，其特征在于：

所述周期信号接单片机中定时器的捕获管脚，所述门限信号接单片机的IO管脚，利用单片机中定时器的PWM捕获功能对所述周期信号的高低电平时间进行脉宽计时。

8.如权利要求1～3中任意一项所述的HART调制解调器，其特征在于：

所述输入输出模块的最外侧设置有瞬态抑制二极管和自恢复保险丝。

9.一种HART调制解调器实现解调的方法，基于如权利要求1所述的HART调制解调器实现，其中在解调模块中设置解调算法子模块；其特征在于：

在所述解调算法子模块中，将使能信号作为门控信号控制符号序列是否传送至后续单元，然后过滤掉符号序列中不影响后续处理的符号U，同时并联一个下降沿检测单元，监测符号序列中出现的LS和LMS；

过滤之后的符号序列以及下降沿检测单元输出信号共同输入到解调算法状态机；

所述解调算法状态机采用乒乓缓冲器处理数据，输出有效的符号片段，由判决单元将符号片段转换为0/1数据片段，经串并转换模块转换为字节。

10.如权利要求9所述的HART调制解调器实现解调的方法，其特征在于：

所述解调算法状态机包括四种状态：空闲、头确认、接收和后处理；

在空闲状态时，等待下降沿信号；当下降沿检测单元给出下降沿信号时，进入头确认状态；

在头确认状态下，确认下降沿后面是否为完整的一个码元周期的比特0，确认成功进入接收状态，确认失败返回空闲状态；

接收状态维护一个定时器，进入接收状态时重启该定时器，接收这段时间内完整的符号数据，仅当检测到异常情况时，直接返回空闲状态；

所述定时器超时后进入后处理状态，该后处理状态维护一个软定时器；当接收连续数据时，后处理状态下发现下降沿，越过空闲状态进入头确认状态，切换乒乓缓冲器并通知处理；当接收非连续数据或连续数据的末尾时，如果所述软定时器超时，返回空闲状态，切换乒乓缓冲器并通知处理。