[发明专利]半导体器件

权利要求书

1.一种半导体器件，包括：

(a1)第一晶体管，耦合在第一电势和第一节点之间；

(a2)第二晶体管，耦合在所述第一节点和比所述第一电势低的第二电势之间；

(a3)第三晶体管，耦合在所述第一电势和第二节点之间；

(a4)第四晶体管，耦合在所述第二节点和所述第二电势之间；

(b1)第一有源区域，其由元件隔离区域围绕并且其中将布置所述第一晶体管；

(b2)第二有源区域，其由所述元件隔离区域围绕并且其中将布置所述第二晶体管；

(c)绝缘层，布置在所述第一有源区域和所述第二有源区域下方；

(d1)第一半导体区域，经由所述绝缘层布置在所述第一有源区域下方并且由所述元件隔离区域围绕；

(d2)第二半导体区域，经由所述绝缘层布置在所述第二有源区域下方并且由所述元件隔离区域围绕；

(e1)第三半导体区域，布置在所述第一半导体区域下方并且至少部分地延伸到比所述元件隔离区域更深的位置；以及

(e2)第四半导体区域，布置在所述第二半导体区域下方并且至少部分地延伸到比所述元件隔离区域更深的位置，

其中所述第一半导体区域耦合到所述第一晶体管的栅极电极，

其中所述第二半导体区域耦合到所述第二晶体管的栅极电极，

其中所述第三半导体区域是具有与所述第一半导体区域的导电类型相反的导电类型并且耦合到所述第一电势的区域，以及

其中所述第四半导体区域是具有与所述第二半导体区域的导电类型相反的导电类型并且耦合到所述第二电势的区域。

2.根据权利要求1所述的半导体器件，还包括：

(b3)第三有源区域，其由元件隔离区域围绕并且其中将布置所述第三晶体管；

(b4)第四有源区域，其由所述元件隔离区域围绕并且其中将布置所述第四晶体管；

(c2)所述第三有源区域和所述第四有源区域在其下方具有所述绝缘层；

(d3)第五半导体区域，经由所述绝缘层布置在所述第三有源区域下方并且由所述元件隔离区域围绕；

(d4)第六半导体区域，经由所述绝缘层布置在所述第四有源区域下方并且由所述元件隔离区域围绕；

(e3)第七半导体区域，布置在所述第五半导体区域下方并且至少部分地延伸到比所述元件隔离区域更深的位置；以及

(e4)第八半导体区域，布置在所述第六半导体区域下方并且至少部分地延伸到比所述元件隔离区域更深的位置；

其中所述第五半导体区域耦合到所述第三晶体管的栅极电极；

其中所述第六半导体区域耦合到所述第四晶体管的栅极电极；

其中所述第七半导体区域具有与所述第五半导体区域的导电类型相反的导电类型并且耦合到所述第一电势，以及

其中所述第八半导体区域具有与所述第六半导体区域的导电类型相反的导电类型并且耦合到所述第二电势。

3.根据权利要求1所述的半导体器件，

其中所述第一半导体区域包含p型杂质，所述第二半导体区域包含n型杂质，所述第三半导体区域包含n型杂质，并且所述第四半导体区域包含p型杂质。

4.根据权利要求2所述的半导体器件，

其中所述第一半导体区域和所述第五半导体区域包含p型杂质，所述第二半导体区域和所述第六半导体区域包含n型杂质，所述第三半导体区域和所述第七半导体区域包含n型杂质，并且所述第四半导体区域和所述第八半导体区域包含p型杂质。

5.根据权利要求1所述的半导体器件，

其中所述第一有源区域和所述第二有源区域无p型或n型杂质。

6.根据权利要求2所述的半导体器件，

其中所述第一有源区域、所述第二有源区域、所述第三有源区域和所述第四有源区域无p型或n型杂质。

7.根据权利要求2所述的半导体器件，还包括：

(a5)第五晶体管，耦合在所述第一节点和第一位线之间，以及

(a6)第六晶体管，耦合在所述第二节点和第二位线之间。

8.根据权利要求7所述的半导体器件，

其中所述第五晶体管布置在所述第一有源区域中，并且所述第六晶体管布置在所述第三有源区域中。