[发明专利]弹性缓冲器模块及传输接口的弹性缓冲方法

说明书

技术领域

本发明是有关于一种缓冲器模块及数据缓冲方法，且特别是有关于一种传输接口的弹性缓冲器模块及其数据缓冲方法。

背景技术

高速传输接口已广泛应用在计算机或高效能芯片间的传输，例如高速外围零件连接接口(Peripheral Component Interconnect Express，PCI Express)、通用序列总线3.0(Universal Serial Bus3.0，USB 3.0)等。此等高速传输接口通常是由两对低压的差动对(differential pair)所组成，其一用于传输，另一则用于接收。通常靠近处理器的端点，称作上游端口(upstream port，UP)，远离处理器的端点，称为下游端口(downstream port，DP)。上游端口的传输端连接下游端口的接收端；上游端口的接收端连接下游端口的传输端。

为了提高传统并列(parallel)接口的传输速度，高速传输接口一般会采用低压的差动传输，利用差动特性消弭噪声干扰，并且降低电压而提高传输速度，以达到每秒千兆位(gigabyte per second，Gbps)的速度等级。此外，高速传输接口通常具备一逻辑电路来将高速传输接口的模拟信号转成其它层级(layer)协议的接口电路。其中，接收端的逻辑电路需处理接收端与另一端口的传输端间的时序不同步的问题。时序不同步造成的原因，除了UP与RX不同电路系统外，还有扩频控制(spread spectrum clocking，SSC)与缺乏共享时钟。规格上，通常定义一补偿符号(symbol)来作为辅助数据，以提供速度调整的弹性，此辅助数据通常不具备数据消息。功能上，当接收端的速度慢于传输端，以致于接收端来不及处理传输端的数据时，接收端电路便将辅助数据直接由原本的数据序列移除，以避免溢位(overflow)。反之，当接收端的速度快于传输端，传输端来不及提供接收端数据时，接收端电路便在原本数据序列中，增加辅助数据，以避免欠位(underflow)。

在已知技术中，一般解决数据序列速度差异的方法，通常会设计一个弹性缓冲器，并在此弹性缓冲器上，增加缓冲管理电路，以避免欠位和溢位的情形发生。然而，已知的数据缓冲方法通常需要较大的缓冲空间，并且可容忍的传输端与接收端的速度差较小。

发明内容

本发明提供一种弹性缓冲器模块，其以较小的缓冲空间即可达到数据缓冲的目的，并且可容忍的传输端与接收端的速度差较大。

本发明提供一种传输接口的弹性缓冲方法，其以较小的缓冲空间即可达到数据缓冲的目的，并且可容忍的传输端与接收端的速度差较大。

本发明提供一种弹性缓冲器模块，包括一存储器单元、一写入控制模块以及一读取控制模块。存储器单元配置于一传输侧与一接收侧之间，用以接收、储存并输出来自传输侧的一数据序列。写入控制模块配置于传输侧，用以移除数据序列中至少部分的辅助数据，并且将移除辅助数据后的数据序列写入至存储器单元。读取控制模块配置于接收侧，用以读取存储器单元所储存的数据序列，并且添加辅助数据至数据序列来调整传输侧的一写入状态与接收侧的一读取状态。

在本发明的一实施例中，上述的弹性缓冲器模块还包括一状态检查单元。状态检查单元用以检查存储器单元的一运作状态。并且，状态检查单元将运作状态的检查结果输出至读取控制模块。读取控制模块根据检查结果来添加辅助数据至数据序列。

在本发明的一实施例中，上述的状态检查单元将检查结果输出至写入控制模块。写入控制模块根据检查结果来移除数据序列中的辅助数据。

在本发明的一实施例中，上述的状态检查单元是根据传输侧的一写入状态与接收侧的一读取状态来检查存储器单元的运作状态。

在本发明的一实施例中，上述的写入控制模块包括一写入指针产生单元以及一写入控制单元。写入指针产生单元用以产生一写入指针。写入指针指示数据序列写入至存储器单元的地址。写入控制单元用以接收数据序列，移除数据序列中的辅助数据，并且根据写入指针来将移除辅助数据后的数据序列写入至存储器单元。

在本发明的一实施例中，上述的读取控制模块包括一读取指针产生单元以及一读取控制单元。读取指针产生单元用以产生一读取指针。读取指针指示数据序列储存在存储器单元的地址。读取控制单元用以根据读取指针来读取存储器单元所储存的数据序列，并且添加辅助数据至数据序列。