[发明专利]一种非2的整次幂的数字正余弦频率合成器及其合成方法

说明书

技术领域

本发明属于数字频率合成技术领域，尤其涉及一种非2的整次幂的数字正余弦频率合成器及其合成方法。

背景技术

直接数字频率合成器技术是一种新的频率合成方法，与传统模拟的频率合成器相比，直接数字频率合成器具有低成本、低功耗、高分辨率和快速转换时间等优点，是无线通信设备系统实现全数字化的一个关键技术。

目前成熟的直接数字频率合成器技术主要由两部分组成：相位累加器和波形存储器，在工作时钟的驱动下，相位累加器对频率控制字进行线性累加，输出相位字对波形存储器进行查表寻址，使之输出幅度相位连续变化的波形信号。

N位相位累加器将相位圆周分成2^N个相位点，其相位的分辨率为Δφ＝2π/2^N。已知其工作时钟频率为F_s，最小频率间隔为Δf＝F_s/2^N。直接数字频率合成器输出的频率为F_out，可以计算出频率控制字为Fw＝F_out/F_s*2^N。频率控制字累加后的结果是相位字，相位字大于2^N时溢出取其余数，其溢出的频率就是直接数字频率合成器输出信号的频率。

if[Pw(i)≤2^N]

Pw(i+1)＝Pw(i)+Fw

else

Pw(i+1)＝Pw(i)-2^N

通过累加得到的相位字进行查表即可输出信号。

对一个周期内标准余弦信号进行2^N采样，得到的采样点存入波形存储器中。在实际应用中，利用正弦波的对称性，将2π范围内的幅值、相位点映射到π/2范围内，降低4倍存储量，只需要存储2^N个采样点中的2^N-2个采样点。

对于N位的相位累加器，输出频率的频率字为Fw＝F_out/F_s*2^N，Fw应为正整数。由公式知：只有当工作频率F_s和输出频率F_out是2的整次幂倍数关系时，才能整除，否则计算的频率字就会有误差。在实际应用中，对频率合成器的要求通常是：主时钟频率为Fs，要求输出频率为K*DF的正余弦波信号，其中，DF为步进频率，k＝Kmin～Kmax表示一段连续的整数范围，而通常Fs和DF不满足2的整次幂倍数关系。为了解决这一问题，通常的做法是增加相位累加器的位数N，N越大造成的频率误差也越小。但这样会使波形存储器相当庞大，折中的办法是相位累加器的位数N可以较大，但截取相位累加器的高M位作为波形存储器的寻址地址，低位不参与寻址，然而这样会引入波形幅度误差。为了使频率误差和波形幅度达到可接收的范围，需要较大的N和M数值，也使波形存储器占用大量资源。

发明内容

本发明提供了一种非2的整次幂的数字正余弦频率合成器及其合成方法，旨在解决现有技术提供的数字频率合成器只有当工作频率和输出频率是2的整次幂倍数关系时才能整除，否则计算的频率字就会有误差，以及波形存储器占用大量资源的问题。

本发明的目的在于提供一种非2的整次幂的数字正余弦频率合成器，该数字正余弦频率合成器包括：相位累加器、象限累加器、波形存储器；

所述相位累加器与所述象限累加器相连接，所述象限累加器与所述波形存储器相连接。

进一步，该数字正余弦频率合成器在主时钟频率为Fs情况下，输出频率为K*DF的正余弦波信号，其中DF为输出频率步进值，k＝1～Fs/DF，Fs为DF的整倍数。

本发明的另一目的在于提供一种非2的整次幂的数字正余弦频率合成的方法，该方法包括以下步骤：

计算波形存储器表格容量，其基本的地址长度为Fs/DF，为了降低波形存储器容量要求，需要充分利用正余弦波形的重复性，将表格长度分为“全长”、“半长”、“1/4长”、“1/8长”四种情况；

通过公式计算波形幅值，分别产生“全长”、“半长”、“1/4长”、“1/8长”四种情况下的正弦表和余弦表；

设计相位累加器，分别计算“全长”、“半长”、“1/4长”、“1/8长”四种情况下的相位模值，并以相位模值进行累加；

设计象限累加器，分别计算“全长”、“半长”、“1/4长”、“1/8长”四种情况下的象限模值，并以象限模值进行累加；