[发明专利]基于CABAC的图像压缩熵编码器

说明书

技术领域

本发明属于超大规模集成电路技术领域，涉及基于上下文的自适应二进制算术编码CABAC实现电路，可应用于实现图像压缩编码。

背景技术

随着信息技术的飞速发展，数字视频技术的应用变得越来越广泛。但是，由于数字视频的数据量非常大，使得数据的传输和存储变得十分困难。因此，若要使其得到有效的应用，首先必须解决视频压缩编码的问题。

熵编码是混合视频编码中最重要的一种编码方式，主要应用于对量化变换系数、自适应块变换、运动向量和其他编码信息的压缩，以减少数据间的冗余信息。基于上下文的自适应二进制算术编码CABAC通过构造上下文模型、进行自适应概率建模并采用二进制算术编码，极大的提高了压缩性能。然而，由于CABAC编码算法中的上下文管理和算术编码模块需要进行大量的存储器访问和ALU操作，复杂度较高难以高效实现。因此，有必要从VLSI设计角度出发，发明一种高效CABAC全硬件实现方法。

清华大学提出的专利申请“基于CABAC的并行归一化编码实现电路及编码方法”（专利申请号201010103440.9，公开号CN101771879A）公开了一种基于CABAC的并行归一化编码实现电路及编码方法。该电路包括两级流水线：第一级流水线用于完成归一化操作，第二级流水线用于产生输出码流，二者间以先入先出队列FIFO连接，FIFO的深度为5段。该方法使用两级流水完成归一化和编码操作，只实现了部分CABAC结构，仅能完成归一化和其中没有上下文建模和二值化操作，不能独立完成CABAC编码操作。

成都市世嘉电子实业有限公司提出的专利申请“高性能CABAC编码器设计方法”（专利申请号201010106086.8，公开号CN102148997A）公开了一种高性能CABAC编码器设计方法。该方法的实施步骤是：1.完成算术编码实现部分；2.完成重整化实现部分；3.完成比特生成实现部分。但该设计方法仅为一个总体思路，没有具体电路，且实现效率不高，难以实现高吞吐操作。

清华大学提出的专利申请“基于H.264/AVC中CABAC的并行编码实现电路及编码方法”（专利申请号201010291264.9，公开号CN101951516）公开了一种基于H.264/AVC中CABAC的并行编码实现电路及编码方法，包括用于并行算法归一化运算的二元化引擎、用于执行每周期两比特的上下文读取及更新操作的上下文模型引擎、用于执行每周期两比特的归一化操作的并行归一化引擎、用于产生RBSP输出码流的RBSP码流生成引擎、二元化引擎和上下文模型引擎，且使用3写2读先出队列连接并行归一化引擎与RBSP码流生成引擎，完成两个引擎间的速度匹配。但是，由于其设计限制，无法解决码流的大规模突发输出时，数据快速打包的溢出问题。

发明内容

本发明的目的在于针对上述背景技术中存在的缺陷和不足，提出了一种基于CABAC的图像压缩熵编码器，以提高编码效率，增加电路吞吐率，避免在码流快速打包时的数据溢出。

为实现上述目的，本发明的基于CABAC的图像压缩熵编码器，包括：图像控制单元、符号产生模块、符号FIFO、二进制算术编码模块、上下文存储器和码流打包字节模块；图像控制单元与各模块的复位和使能端相连，通过控制各模块的复位信号、使能信号的产生，实现各模块间的协调统一工作；符号FIFO分别与符号产生模块和二进制算术编码模块相连，用于存储符号产生模块产生的二值化符号和对应的上下文模型；上下文存储器与二进制算术编码模块相连，用于存储512个上下文模型的上下文信息，以实现二进制编码时的上下文模型读取和更新操作，其特征在于：

二进制算术编码模块与码流打包字节模块之间连接有码流FIFO，该码流FIFO用以存储二进制算术编码模块输出的中间码流；