[发明专利]存储器控制方法、装置及存储器系统

说明书

技术领域

本发明具体涉及存储器控制方法、装置及存储器系统。

背景技术

随着集成电路的快速发展，以及非易失性存储器的非易失性的特点，在很多数据系统以及移动设备中得到广泛应用，使得消费者对存储媒体的需求也急速增加。以前许多应用只需存储少量启动代码即可，而现在的应用却需要存储千兆字节(GB)的音乐和视频数据，也因此为非易失性存储器的发展带来革命性的变化。非易失性存储器的使用越来越广泛，市场的规模以及需求急速增加，因此，今年非易失性存储器也成为电子行业中相当热门的一环。但非易失性存储器的功耗问题也逐渐引起大家的关注。

目前非易失性存储器控制器采用全同步设计，当系统进入较低功耗模式时，会对系统频率进行分频处理，非易失性存储器控制器的时钟也随之降低。在时钟周期大于非易失性存储器读时间的情况下，对于频繁发生的读操作，非易失性存储器在完成读操作后仍在消耗能量，非易失性存储器的功耗问题也逐渐引起大家的关注。

因此，降低存储器的功耗，使得系统在各种分频条件下，存储器消耗的功能都能保持较低的状态，是急待解决的问题。

发明内容

本发明提供存储器控制方法、系统及存储器系统，解决了系统在各种分频的情况下，存储器功耗较高的问题。

本发明提供了一种存储器控制方法，所述方法包括：

控制模块采用时钟模块生成的源时钟域对存储器内容进行读取；

控制模块根据存储器数据输出情况控制对存储器内容的读取操作。

进一步地，根据控制模块有效读取时间控制对存储器内容的读取操作具体包括：

当读计数器计时大于等于访问时间时，源时钟域的结束信号变为高电平；

当所述源时钟域的结束信号变为高电平时，将片选信号变为低电平，控制模块停止读操作。

进一步地，根据控制模块有效读取时间控制对存储器内容的读取操作之后还包括：

将所述结束信号与分频后的系统时钟域进行同步处理，完成控制模块与处理模块的交互，当比率信号产生优选效果时，将其输送至处理模块处理，并最终返回主控模块。

进一步地，将所述结束信号与分频后的系统时钟域进行同步处理，完成控制模块与处理模块的交互具体包括：

当源时钟域的结束信号变为高电平时，将系统时钟域的系统结束信号变为高电平；

当系统时钟域的门控信号变为高电平时，将所述系统结束信号变为低电平。

更进一步地，所述控制方法还包括：所述控制模块采用系统时钟域对存储器进行擦写操作。

本发明还提供了一种存储器控制装置，该系统包括：

处理模块，用于发送控制信号到控制模块，并对控制模块返回的数据进行处理；

控制模块，用于根据时钟模块产生的时钟信号对外部存储器内容进行读取，根据外部存储器数据输出情况控制对外部存储器内容的读取操作；

时钟模块，用于生成时钟信号并输出到处理模块和控制模块。

进一步地，处理模块包括：中央处理器，用于向控制模块发送读取指令和系统结束信号，同时接收控制模块从存储器中读取的数据信息。

进一步地，时钟模块包括：时钟控制器，用于生成源时钟域并向控制模块输出源时钟信号，生成系统时钟域并向处理模块输出系统时钟信号。

进一步地，控制模块包括：

同步单元，用于将所述结束信号与分频后的系统时钟域进行同步处理，将同步后的所述结束信号输送给读控制单元。

读控制单元，用于采用源时钟域对存储器内容进行读取，并在接收到同步后的所述结束信号，停止读取操作。

更进一步地，控制模块还包括：擦写控制单元，用于接收处理模块输出的控制信号，并根据所述控制信号采用系统时钟域对存储器进行擦写操作。

本发明还提供了一种存储器系统，包括了上述存储器控制装置和存储器。

通过本发明的技术方案，控制模块采用源时钟域对存储器内容进行读取，并对结束信号和系统时钟域进行同步，可以在有效工作时间结束后，完成读操作，进入低功耗状态，进而降低了控制模块的功耗。

附图说明

图1为采用全同步设计存储器系统的时序图；

图2为本发明一实施例提供的存储器控制装置的结构示意图；

图3为本发明一实施例提供的存储器控制方法的结构示意图；

图4为本发明一实施例存储器控制方法中存储器装置的时序图。

具体实施方式