[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体器件及其制造方法领域，特别地，涉及一种具有外延LDD和Halo区域的晶体管器件及其制造方法。

背景技术

半导体集成电路技术在进入到90nm特征尺寸的技术节点后，维持或提高晶体管性能越来越具有挑战性。目前，应变硅技术成为一种通过抑制短沟道效应、提升载流子迁移率来提高MOSFET器件性能的基本技术。对于PMOS而言，人们采用在源漏区形成沟槽后外延生长硅锗的方法，提供压应力以挤压晶体管的沟道区，从而提高PMOS的性能。同时，对于NMOS而言，为了实现同样目的，在源漏区外延硅碳的方法也逐渐被采用。具体地，STI(浅沟槽隔离)、SPT(应力接近技术)、源漏硅锗/硅碳嵌入、金属栅应力、刻蚀停止层(CESL)等应力技术被提出。同时，在小尺寸的器件中通常采用LDD、Halo工艺分别抑制热载流子效应以及防止源漏穿通，而LDD与Halo主要是通过离子注入然后退火来实现。

然而，传统LDD和Halo工艺中的的离子注入以及退火会带来一些问题。如果是源漏外延前进行离子注入，注入可能会导致源漏凹槽表面处晶体结构遭到破坏，从而影响到后续源漏外延生长硅锗；如果是源漏外延后进行注入，注入将导致外延层的应力释放，降低源漏应力，从而减弱源漏应力抑制SCE和DIBL效应的效果。退火过程的高温可能会使预非晶化形成的非晶化层晶化。另外，还有可能产生TED(Transient Enhanced Diffusion，瞬态增强扩散)效应，以及掺杂元素不能实现比较高的激活状态。

因此，需要提供一种新的、晶体管及其制造方法，以解决上述问题，从而更好地确保晶体管性能。

发明内容

本发明提供一种具有外延形成的LDD和Halo区域的半导体器件及其制造方法，其避免了现有的Halo和LDD区域制造方法中的离子注入以及退火带来的问题。

根据本发明的一个方面，本发明提供一种半导体器件制造方法，用于制造具有外延LDD和Halo区域的晶体管，其包括如下步骤：

提供半导体衬底，在该半导体衬底上形成STI结构，并进行阱区注入；形成栅极绝缘层、栅极，定义栅极图形；形成栅极间隙壁，其覆盖在所述栅极的顶部以及所述栅极和所述栅极绝缘层的侧壁上；形成源漏区域凹槽；在所述源漏区域凹槽内外延Halo材料层，所述Halo材料层具有第一掺杂元素；外延源漏区域，其向晶体管沟道区域提供应力，所述源漏区域具有第二掺杂元素，且第二掺杂元素的类型与第一掺杂元素的类型相反；各向同性刻蚀所述源漏区域，去除部分所述源漏区域材料，同时，去除位于所述栅极间隙壁正下方的部分Halo材料层并向晶体管沟道区域延伸一定的距离，剩余的Halo材料层形成了晶体管的Halo区域；外延LDD材料层，形成晶体管的LDD区域；形成源漏接触。

在本发明的方法中，所述Halo区域的厚度为1nm到100nm，优选为1nm到10nm。

在本发明的方法中，对于PMOS，所述Halo区域的材料为硅或硅锗，第一掺杂元素为N型掺杂元素，优选为磷；对于NMOS，所述Halo区域的材料为硅或硅碳，第一掺杂元素为N型掺杂元素，优选为硼。

在本发明的方法中，所述Halo区域的掺杂浓度为1e13-1e21cm^-3，优选为1e13-1e15cm^-3。

在本发明的方法中，所述LDD材料层的掺杂剂量小于所述源漏区域的掺杂剂量；所述LDD区域的掺杂浓度为1e13-1e15cm^-3，所述源漏区域的掺杂浓度为1e15-1e20cm^-3。

在本发明的方法中，对于PMOS，所述LDD区域的材料为硅或硅锗，掺杂元素为P型掺杂元素，优选为硼；对于NMOS，所述LDD区域的材料为硅或硅碳，掺杂元素为N型掺杂元素，优选为磷。

在本发明的方法中，形成晶体管的LDD区域具体包括：在外延LDD材料层之后，自对准各向异性刻蚀暴露出的LDD材料层，仅使得位于所述栅极间隙壁正下方的源漏区域凹槽内的部分LDD材料层保留，从而形成晶体管的LDD区域，之后，再次外延源漏区域的材料，以弥补所述源漏区域在刻蚀中的损失。

在本发明的方法中，形成晶体管的LDD区域具体包括：在外延LDD材料层之后，不进行自对准各向异性刻蚀，之后，再次外延源漏区域的材料以抬升源漏区域。