[发明专利]半导体集成电路

说明书

技术领域

本发明涉及半导体集成电路，尤其涉及起动恒流电路的半导体集成电路。

背景技术

作为具备起动恒流电路的电路的半导体集成电路，例如，专利文献1公开了下述构成，即如图5所示，具备：恒流电路部112，其包括由2个第1导电型的晶体管（P沟道MOS晶体管）M1'、M2'构成的第1电流镜电路101'；和由2个第2导电型的晶体管（N沟道MOS晶体管）M3'、M4'构成的第2电流镜电路102'；以及启动电路114。图5所示的半导体集成电路构成为可以解决下述问题，即在使用了阈值电压Vt低的晶体管作为构成电流镜电路的晶体管的情况下，当电源电压上升慢时，不能向恒流电路供给启动电流，从而不能起动恒流电路这一问题。

即，对于图5所示的半导体集成电路而言，在向静电电容元件C1'充入电荷前，晶体管M5'为ON状态（导通状态），从而将晶体管M5'的导通电流作为启动电流供给给恒流电路部112，来使恒流电路部起动。起动后，节点N4'被充电为电源电压电平，晶体管M5'成为非导通状态，恒流电路部在规定的动作点稳定。这里，通过使用阈值电压Vt高的晶体管作为晶体管M7'，在电源上升慢的情况下，能够防止高温时的漏电流所导致的节点N4'的电位上升，其间，晶体管M5'的栅极-源极间电压（Vgs）超过Vt，向恒流电路部112供给起动电流。

专利文献1：日本专利特开2009－140261号公报

但是，对于上述现有的半导体集成电路而言，在电源的上升慢的情况下，通过晶体管M7'的亚阈值区域（也称为弱反型区域）中的电流，即晶体管M7'的栅极电压在Vt以下也在源极-漏极间流过的电流，对一端子与节点N4'连接的静电电容元件（电容器）C1'进行充电。其结果，如图6中双点划线所示，节点N4'相对于电源电压VDD的上升斜率不同，但通过充电，具有上升的电位。在图6中，在从A点到B点之间，从VDD减去节点N4'的电位V_N4后的电位（VDD－V_N4）是晶体管M5'的栅极-源极间电压Vgs。因此，在晶体管M5'的栅极-源极间电压Vgs（记作Vgs5）与晶体管M7'的栅极-源极间电压Vgs（记作Vgs7）中产生V_N4的电位差。

已知晶体管M7'的弱反型区域中的漏极电流具有相对于栅极-源极间电压Vgs的增加以指数函数增加的特性。因此，晶体管M7'的Vgs7（＝VDD）与晶体管M5'的Vgs5（＝VDD－V_N4）的差，对于恒流电路的起动电流的插入很重要。上述现有的恒流电路的起动电流插入期间是从VDD的上升超过图6的A点（恒流电路的动作开始点）起，超过晶体管M7'的Vt，通过强反型区域的漏极电流而N4'被充电为VDD的电位为止的期间，通过该期间的经过，完成起动电流的供给。因此，上述现有的恒流电路的晶体管M5'的Vgs5依赖于N4'的电位V_N4，所以也可以考虑到下述情况，即不清楚在从A点到B点之间，晶体管M5'的Vgs5与晶体管M7'的Vgs7相比，是否达到能够流恒流电路的起动电流的电压Vgs。

即，也可以认为在现有的恒流电路中，在电源电压VDD的上升速度慢的情况下，由于对电容器C1'充入的电荷量的上升，节点N4'的电位上升，在恒流电路部112起动前，晶体管M5'成为OFF，因此需要提出更稳定地动作的起动电路构成。

发明内容

本发明为了解决上述的课题而提出，其目的在于提供电源电压的上升慢的情况下，也能够稳定且可靠地使恒流电路起动的半导体集成电路。

为了达成上述目的，方案1所述的发明是一种半导体集成电路，其具备：恒流电路，包括：第1电流镜电路，其由第1晶体管以及第2晶体管构成；和第2电流镜电路，其由与流入来自所述第1晶体管的电流的第1节点连接的第3晶体管、以及与流入来自所述第2晶体管的电流的第2节点连接的第4晶体管构成；启动电路，其包括：将所述第1节点的电位作为控制电压的第6晶体管；与流入来自所述第6晶体管的电流的第3节点连接，且使栅极电极为接地电位的第7晶体管；与流入来自所述第7晶体管的电流的第4节点连接的静电电容元件；和将所述第4节点的电位作为控制电压，经由所述第2节点向所述恒流电路供给起动电流的第5晶体管；以及电源起动电路，其包括将源极电极固定为电源电压，且使栅极电极为接地电位，通过漏极电极向所述恒流电路以及所述启动电路供给电源的第8晶体管。

根据本发明，可以起到下述效果，即使在电源电压上升慢时，也能够避免在恒流电路起动前，启动电路成为非导通状态，与现有技术相比，能够更可靠地起动恒流电路。