[发明专利]鳍式场效应晶体管及其制造方法

说明书

技术领域

本发明涉及集成电路制造，且更具体地，涉及一种鳍式场效应晶体管(FinFET)以及其制造方法。

背景技术

随着半导体工业为了追求更高的器件密度、更高的性能以及更低的成本而已进入纳米技术工艺节点，来自制造以及设计问题的挑战导致了诸如鳍式场效应晶体管(FinFET)的三维设计的发展。典型的FinFET被制造为具有薄的、自衬底延伸的纵向“鳍”(或鳍状结构)，该鳍或鳍状结构通过例如刻蚀掉衬底的硅层的一部分来制造。FinFET的沟道形成于这种纵向鳍状件中。栅极提供在鳍状件上方(例如，包裹)。沟道的两边均具有栅极，允许自每一边的沟道的栅极控制。另外，在FinFET的源极/漏极(S/D)部分中的、采用选择性生长的锗化硅(SiGe)的应变材料可用于增强载流子迁移率。

然而，在互补金属氧化物半导体(CMOS)制造中，存在实施这种部件和工艺的挑战。例如，应变材料上的硅化物的不均匀分布引起FinFET的源极/漏极区的高接触电阻，由此降低器件性能。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种鳍式场效应晶体管(FinFET)，包括：

衬底，所述衬底包括主面；

第一鳍状件和第二鳍状件，所述第一鳍状件和所述第二鳍状件自所述衬底的所述主面向上延伸至第一高度；以及

绝缘层，所述绝缘层包括顶面并且自所述衬底的所述主面向上延伸至第二高度，所述第二高度小于所述第一高度，由此所述各鳍状件的部分延伸超过所述绝缘层的所述顶面；

其中，每个所述鳍状件被球形外延层覆盖，所述球形外延层限定相邻鳍状件之间的漏斗形腔，所述腔包括上部和下部，并且其中作为所述腔的所述下部的边界的所述球形外延层被转化为硅化物。

在可选实施例中，所述第二高度与所述第一高度的比在大约0.5至大约0.8之间。

在可选实施例中，所述漏斗形腔的最小宽度在从大约3nm至大约10nm之间。

在可选实施例中，所述漏斗形腔的最小宽度与所述漏斗形腔的最大宽度的比在从大约0.1至大约0.5之间。

在可选实施例中，作为所述腔的所述下部的边界的所述球形外延层全部被转化为硅化物。

在可选实施例中，作为所述腔的所述上部的边界的所述球形外延层被转化为硅化物，并且作为所述腔的所述上部的边界的所述球形外延层所转化成的硅化物厚于作为所述腔的所述下部的边界的所述硅化物。

在可选实施例中，所述球形外延层包括SiP、SiC或SiGe。

在可选实施例中，所述球形外延层包括II-VI族半导体材料或III-V族半导体材料。

在可选实施例中，所述硅化物包括从硅化钛、硅化钴、硅化镍、硅化铂、硅化铒以及硅化钯组成的组中选出的材料。

在可选实施例中，所述腔的所述下部包括第一金属材料，所述第一金属材料在作为所述腔的所述下部的边界的所述硅化物的下方。

在可选实施例中，所述第一金属材料包括从钛、钴、镍、铂、铒以及钯组成的组中选出的材料。

在可选实施例中，所述腔的所述上部和下部包括第二金属材料。

在可选实施例中，所述第二金属材料包括Al、Cu或W。

根据本发明的另一个方面，还提供了一种制造鳍式场效应晶体管(FinFET)的方法，包括：

提供衬底，所述衬底包括主面；

形成第一鳍状件和第二鳍状件，所述第一鳍状件和所述第二鳍状件自所述衬底的所述主面向上延伸至第一高度；

形成绝缘层，所述绝缘层包括顶面并且自所述衬底的所述主面向上延伸至第二高度，所述第二高度小于所述第一高度，由此各鳍状件的部分延伸超过所述绝缘层的所述顶面；

选择性生长覆盖每个所述鳍状件的外延层；

对所述衬底实施退火以使每个所述鳍状件被球形外延层覆盖，所述球形外延层限定相邻鳍状件之间的漏斗形腔，所述腔包括上部和下部；

在所述球形外延层上方形成金属材料；以及

对所述衬底实施退火以将作为所述腔的所述下部的边界的所述球形外延层转化为硅化物。

在可选实施例中，对所述衬底实施退火以使每个所述鳍状件被球形外延层覆盖的步骤使用H₂或D₂作为反应气体来进行。

在可选实施例中，所述方法进一步包括在所述衬底上方流动载气。