[发明专利]一种应变SiGe BiCMOS集成器件及制备方法

权利要求书

1.一种应变SiGe BiCMOS集成器件，其特征在于，所述应变SiGe、Si BJT器件平面BiCMOS集成器件采用普通Si双极晶体管，应变SiGe平面沟道NMOS器件和应变SiGe平面沟道PMOS器件。

2.根据权利要求1所述的应变SiGe BiCMOS集成器件，其特征在于，所述PMOS器件导电沟道为应变SiGe材料，沿沟道方向为压应变。

3.根据权利要求1所述的应变SiGe BiCMOS集成器件，其特征在于，所述PMOS器件采用量子阱结构。

4.一种应变SiGe BiCMOS集成器件的制备方法，其特征在于，包括如下步骤：

第一步、选取氧化层厚度为150~400nm，上层Si厚度为100～150nm，N型掺杂浓度为1×10¹⁶～1×10¹⁷cm^-3的SOI衬底片；

第二步、在衬底表面热氧化一厚度为300～500nm的SiO₂层，光刻埋层区域，对埋层区域进行N型杂质的注入，并在800～950℃，退火30～90min激活杂质，形成N型重掺杂埋层区域；

第三步、去除表面多余的氧化层，外延生长一层掺杂浓度为1×10¹⁶～1×10¹⁷cm^-3的Si层，厚度为2～3μm，作为集电区；

第四步、在衬底表面热氧化一层厚度为300～500nm的SiO₂层，光刻隔离区域，利用干法刻蚀工艺，在深槽隔离区域刻蚀出深度为3~5μm的深槽；利用化学汽相淀积（CVD）的方法，在600～800℃，在深槽内填充SiO₂，用化学机械抛光（CMP）方法，去除表面多余的氧化层，形成深槽隔离；

第五步、光刻集电区接触区，对集电区进行N型杂质的注入，并在800～950℃，退火30～90min激活杂质，形成掺杂浓度为1×10¹⁹～1×10²⁰cm^-3的重掺杂集电极；

第六步、在衬底表面热氧化一SiO₂层，光刻基区，对基区进行P型杂质的注入，并在800～950℃，退火30～90min激活杂质，形成掺杂浓度为1×10¹⁸～5×10¹⁸cm^-3的基区；

第七步、在衬底表面热氧化一SiO₂层，光刻发射区，对衬底进行N型杂质的注入，并在800～950℃，退火30～90min激活杂质，形成掺杂浓度为5×10¹⁹～5×10²⁰cm^-3的重掺杂发射区，在衬底表面利用化学汽相淀积（CVD）的方法，在600～800℃，淀积一SiO₂层；

第八步、光刻MOS有源区，利用干法刻蚀工艺，在MOS有源区刻蚀出深度为100～140nm的浅槽，利用化学汽相淀积（CVD）方法，在600～750℃，在该浅槽中连续生长三层材料：第一层是厚度为80～120nm的N型Si缓冲层，该层掺杂浓度为5~5×10¹⁵cm^-3；第二层是厚度为10～15nm的N型SiGe外延层，该层Ge组分为15～30％，掺杂浓度为1～5×10¹⁶cm^-3；第三层是厚度为3~5nm的本征弛豫型Si帽层；

第九步、利用化学汽相淀积（CVD）方法，在600～800℃，在外延材料表面淀积一层厚度为300～500nm的SiO₂层；光刻PMOS器件有源区，对PMOS器件有源区进行N型离子注入，使其掺杂浓度达到1～5×10¹⁷cm^-3；光刻NMOS器件有源区，利用离子注入工艺对NMOS器件区域进行P型离子注入，形成NMOS器件有源区P阱，P阱掺杂浓度为1～5×10¹⁷cm^-3；

第十步、利用湿法刻蚀，刻蚀掉表面的SiO₂层，利用化学汽相淀积（CVD）方法，在600～800℃，在衬底表面淀积一层厚度为3～5nm的SiN层作为栅介质和一层厚度为300～500nm的本征Poly-Si层，光刻Poly-Si栅和栅介质，形成22～350nm长的伪栅；

第十一步、利用离子注入，分别对NMOS器件有源区和PMOS器件有源区进行N型和P型离子注入，形成N型轻掺杂源漏结构（N-LDD）和P型轻掺杂源漏结构（P-LDD），掺杂浓度均为1～5×10¹⁸cm^-3；

第十二步、利用化学汽相淀积（CVD）方法，在600～800℃，在衬底表面淀积一层厚度为5～15nm的SiO₂层，利用干法刻蚀工艺，刻蚀掉表面的SiO₂层，保留Poly-Si栅和栅介质侧面的SiO₂，形成侧墙；

第十三步、光刻出PMOS器件有源区，利用离子注入技术自对准形成PMOS器件的源漏区；光刻出NMOS器件有源区，利用离子注入技术自对准形成NMOS器件的源漏区；将衬底在950～1100℃温度下，退火15～120s，进行杂质激活；

第十四步、用化学汽相淀积（CVD）方法，在600～800℃，在衬底表面淀积一层SiO₂，厚度为300~500nm，利用化学机械抛光（CMP）技术，将SiO₂平坦化到栅极表面；

第十五步、利用湿法刻蚀将伪栅极完全去除，留下氧化层上的栅堆叠的自对准压印，在衬底表面生长一层厚度为2~5nm的氧化镧（La₂O₃）；在衬底表面溅射一层金属钨（W），最后利用化学机械抛光（CMP）技术将栅极区域以外的金属（W）及氧化镧（La₂O₃）除去；

第十六步、利用化学汽相淀积（CVD）方法，在600～800℃，表面生长一层SiO₂层，并在栅、源和漏区上光刻引线孔；

第十七步、金属化、光刻引线，形成漏极、源极和栅极以及发射极、基极、集电极金属引线，构成导电沟道为22～350nm的Si BJT器件、应变SiGe平面BiCMOS集成器件。